QuatusII簡明使用指南

1、EDA應用實習軟件平臺QuatusII簡明使用指南鄒海英編黑龍江工程學院電子工程系2010年12月哈爾濱QuartusII簡介QuartusII是美國Altera公司于2000年推出的FPGA/CPLD開發(fā)設計的集成軟件環(huán)境，能夠直接滿足特定設計需要，為可編程芯片系統(tǒng)SOPC）提供全面的設計環(huán)境，是Altera前一代FPGA/CPLD開發(fā)軟件MAX+PLUSII的更新?lián)Q代產(chǎn)品。至今已相繼推出了QuartusII1.0,5.0,6.0,7.2等很多版本，2009年11月又推出最新的QuartusII軟件9.1，與以前的軟件版本相比，其新特性和增強功能將編譯時間縮短了20%。QuartusII軟件

2、集成了FPGA和CPLD開發(fā)流程中所用到的所有工具和第三方軟件接口。我們可以使用QuartusII軟件完成FPGA和CPLD設計的所有階段，也可以在設計的不同階段使用自己熟悉的EDA工具，如在輸入綜合階段利用第三方的輸入與綜合工具，如LeonardoSpectrum、FPGACompilerII、Synplify、SynplifyPro等，在仿真階段利用第三方的仿真工具，如ModelSim、VCSMX等。QuartusII軟件同時支持自上而下或自下而上的漸進式設計流程以及基于模塊的設計方法。使用QuartusII模塊編輯器、文本編輯器、MegaWizard插件管理器和EDA設計輸入工具還可以設

3、計Altera宏功能模塊、參數(shù)化模塊庫（LPM）功能和知識產(chǎn)權（IP）。QuartusII軟件還提供全面的命令行界面解決方案。它允許使用命令行可執(zhí)行文件和選項完成設計流程的每個階段。另外，QuartusII還可以與MATLAB和DSPBuilder相結(jié)合，進行FPGA的DSP系統(tǒng)開發(fā)。二、QuartusII軟件開發(fā)流程QuartusII軟件的開發(fā)流程如圖2-1所示。主要包括設計輸入、綜合、布局布線、時序分析、仿真、編程和配置。設計輸入設計輸入即使用QuartusII軟件的模塊編輯器、文本編輯器、MegaWizard插件管理器及其他EDA輸入工具，建立系統(tǒng)設計，并同時使用分配編輯器設定約束條件。

4、綜合綜合是將建立好的設計翻譯成由與門、非門和觸發(fā)器等標準邏輯單元組成的鏈接，并根據(jù)目標器件和約束條件優(yōu)化生成的邏輯鏈接，輸出edf或vqm等標準格式的網(wǎng)絡表文件。布局布線布局布線即是將綜合后生成的網(wǎng)絡表文件進行分析布局布線結(jié)果、優(yōu)化布局布線等。時序分析時序分析允許用戶分析設計中所有邏輯的時序性能，它可以觀察和報告時序信息，如建立時間、保持時間、延時和最大時鐘頻率等時序特性。在默認情況下作為全編譯的一部分自動運行。仿真仿真即是對用戶的設計進行模擬驗證。仿真分為功能仿真和時序仿真。功能仿真用來驗證電路功能是否符合設計要求；時序仿真包含了延時信息，能夠較好地反映芯片的工作情況。編程和配置編譯成功后，

5、就可以對器件進行編程（Program）和配置（configure），即通過編程器或變成電纜向FPGA或CPLD下載，以便進行硬件調(diào)試和驗證。一般來說，將對CPLD的下載成為編程，對FPGA的SRAM下載成為配置，但對于反熔絲結(jié)構和Flash結(jié)構的FPGA的下載和對FPGA專業(yè)配置ROM的下載仍稱為編程。圖2-1QuartusII軟件的開發(fā)流程由于QuartusII軟件包括一個具有分析和綜合器、適配器、匯編器和時序分析器等模塊的模塊化編譯器，所以開發(fā)流程中的綜合、時序分析以及布局布線中的適配都可由全編譯命令一鍵運行，而分配編輯和引腳規(guī)劃等均可歸為約束輸入，所以按照一般可編程邏輯器件的設計步驟，主

6、要介紹設計輸入與約束輸入、編譯、仿真、編程和配置。三、操作步驟例解（一）設計輸入：1、軟件的啟動：單擊開始”進入“程序”選中“QuartusII6.0,打開“題”QuartusII軟件,如圖3-1所示。圖3-12、啟動FileNew菜單，彈出新建文件類型選擇窗口，如圖3-2所示。單擊鼠標選擇BlockDiagram/SchematicFile，單擊OK,之后就直接進入新建的原理圖編輯狀態(tài)，如圖3-3所示。圖3-2圖3-3若在圖3-2所示中選擇最后一項VHDLFile，單擊OK,之后就直接進入新建的VHDL文本編輯狀態(tài)，如圖3-4所示。國QuartusII-Vhdll.vhd*abcFileEd

7、itViewProjectAssignmentsProcessingToolsWindowHelp_5X|DQ尋*電JII澱X修孚|fil|A於啊|町|應也VhdU.vhd*Module|Prog.%Time(J)|TTab.HTZI唇SystemkProcessing入ExtraInfo入Info入Warning入CriticalWarningAErrorASuppressed/SMessage:令|*|Location:*Locate|rI1.1r*II_Z-I4-Xi，”圖3-43、在設計電路之前要先保存文件，啟動FileSave菜單，彈出命名窗口，如圖3-5所示圖3-5選擇文件存盤路徑

8、，注意，路徑及文件不要采取漢字命名，命名文件后點擊確定，彈出如圖3-6對話框。注意文件名要和所描述器件的頂層實體名一致，當然名字最好能夠反映器件特性，并且不要與Quartus軟件自帶的庫元件名相沖突。圖3-64、此時，軟件問你是否需要建立與所建立文件相適應的工程文件，這里一定是點擊“是”即建立一個工程文件。彈出一個對話框，點擊“Next”，出現(xiàn)對話框如圖3-7所示：圖3-7注意，這里第一項為項目存盤路徑，默認為前面文件存盤路徑，這里不要改動，下面兩欄也不要改動，點擊“Next”，出現(xiàn)對話框如圖3-8所示：圖3-8點擊“Next”，出現(xiàn)器件系列和設置對話框，如圖3-9所示:NewProjectW

9、izard:Family&DeviceSettingspage3of5兇NewProjectWizard:Family&DeviceSettingspage3of5兇Selectthefamilyanddeviceouwanttotargetforcompilation.Speedjrade:硬Showadvanceddevices廠HardCopycompatibleonlyAvailabl已devices:NameCorev.Macro.EPM7064STC100-10EPM7064STI44-7EPM7064STI100-7EPM7128SLC84-6EPM7128SLC84-7EPM7

10、128SLC84-10%555555888444222666111JEPM7128SLC84-155.0V1285.0V128EPM7128SLI84-10EPM7128SQC100-6-CompaniondeviceHardCopyII:|RLimitDSF1&RAMtoHardCopyIIdeviceresourceBackNextFinishI取消圖3-9該對話框主要用來確定目標器件，以及目標器件的封裝、引腳數(shù)量和速度等級。先在“Family（系列）選項下拉菜單中選擇“MAX7000S,隨后在“AvailableDevices，多選框中選擇“EPM7128SLC84-15”，即EDA實驗

11、箱中的目標器件。如果以后需要修改，可以點擊Assignments/Device重新設置，點擊“Next”，出現(xiàn)第三方工具對話框，如圖3-10所示：圖3-10這里我們使用QuartusII自帶工具，不引入第三方EDA工具，直接點擊“Next”，出現(xiàn)工程總覽對話框，如圖3-11所示：圖3-11點擊“Finis完成，進入原理圖文件編輯狀態(tài)，進行電路設計。（二）電路的編譯與適配點擊ProcessingStartCompilation菜單，或者點擊按鈕開始編譯，并顯示編譯結(jié)果，生成下載文件，以被硬件下載編程時調(diào)用。如果有錯誤待修改后再進行編譯適配。編譯成功后如圖3-12所示。圖3-12如果你設計的電路順

12、利地通過了編譯，在電路不復雜的情況下，就可以對芯片進行編程下載，測試硬件。如果你的電路有比較復雜，那么其仿真就顯得非常必要。（三）電路仿真與時序分析QuatutsII軟件支持電路的功能仿真（或稱前仿真）和時序分析（或稱后仿真）。眾所周知，開發(fā)人員在進行電路設計時，非常希望有比較先進的高效的仿真工具出現(xiàn)，這將為你的設計過程節(jié)約很多時間和成本。由于EDA工具的出現(xiàn)，和它所提供的強大的（在線）仿真功能迅速地得到了電子工程設計人員的青睞，這也是當今EDA（CPLD/FPGA）技術非?；鸨脑蛑?。下面就QuartusII軟件仿真功能的基本應用在本實驗中作一下初步介紹，在以后的實驗例程中將不再贅述。1

13、、啟動FileNew菜單，彈出設計輸入選擇窗口，如圖3-13所示：圖3-13如圖選擇仿真用的波形文件，點擊“OK”，進入仿真界面，并按默認文件名存盤，如圖3-14所示：圖3-142、添加仿真節(jié)點在圖3-14光標位置雙擊，彈出如圖3-15對話框：圖3-15這時可以在“name”處填寫對應VHDL文件中要仿真的節(jié)點，配合其它選項，點擊“OK”,反復操作即可將全部節(jié)點倒入仿真文件?；蛘?，在圖3-15點擊，進入如圖3-16對話框：圖3-16圖3-16中Filter選項選擇“Pins:a,l點擊*，得到列表，如圖3-17所示:圖3-17單擊選擇左列欲仿真節(jié)點，通過3、一、空和嘆按鈕，選擇或刪除欲仿真的I

14、/O管腳。單擊OK按鈕，列出仿真電路的輸入、輸出管腳圖，如圖3-18所示。在本電路中，3-8譯碼器的輸出為網(wǎng)格，表示未仿真前輸出是未知的。iT：iJTieJps10.0ns9.95nsJaX?bcgl翠g3y0/lywssssssssssssy30yri-i5彥A矩拒鱉施砸斛圖3-183、準備為電路輸入端添加激勵波形。選中欲添加信號的管腳，窗口左邊的信號源即可MasterTimeBar:|9.95nsPointer:|982.11nsInterval:|9T2.16nsStart：變成可操作狀態(tài)，如圖3-19中箭頭和圓括號所示。根據(jù)實際要求選擇信號源種類，在本電路中選擇時鐘信號就可以滿足仿真要

15、求。圖3-194、選擇仿真時間：視電路實際要求確定仿真時間長短，點擊Edit/EndTime，彈出如圖3-20所示對話框。本實驗中，我們選擇軟件的默認時間1us就能觀察到3-8譯碼器的8個輸出狀態(tài)。圖3-205、為輸入端添加信號：先選中A輸入端，然后再點擊窗口左側(cè)的時鐘信號源圖標涎添加激勵波形，出現(xiàn)圖3-21所示的對話窗口:圖3-21將其它輸入引腳通過普和丄也給出時序，保存并點擊Processing/StartSimulation或監(jiān)按鈕開始仿真。仿真成功確定得到時序如如圖3-22所示：Llps160.0ns320.0ns480.0ns640.0ns800.0nsNameg.95nsJaJ1b111：11gl21g3y0ii1yl1uy2y3y41y5iy61y711圖3-22將標尺拖至欲測量的地方，查看延時情況，如圖3-19所示。從上圖可以看到，這個電路的在實際工作時序。至此，你已完成和掌握了軟件的仿真功能。（四）管腳的重新分配與定位：啟動Assignments/Pins菜單命令，雙擊“Location”和“To”選擇對應引腳，引腳分配之后要保存，但不必進行二次編譯，如圖3-23所示：圖3-23如果用戶對芯片引腳不熟悉，還可以通過Assignments/PinPlanner查看器件引腳圖，如圖3-24所示：圖3-24在圖3-24所示中將各個節(jié)點拖拽到所需配置的引腳中去即可，