多功能數字鐘實驗報告(電子線路實驗)

1、一、實驗任務：用FPGA器件和EDA技術實現多功能數字鐘的設計已知條件MAX+PlusII軟件FPGA實驗開發(fā)裝置基本功能以數字形式顯示時、分的時間;小時計數器為同步24進制；分計數器為同步60進制。擴展功能定時鬧鐘仿電臺報時報整點時數二、數字鐘電路系統(tǒng)的組成框圖主體電路擴展電路三、設計電路60進制電路圖（秒、分）BQACQBDQCENTQDENPRCOCLRNCLKB匚QBDQC：ENTQDENPRCOCLRNCLKf啊M7h叫h.qM3對圖進行編譯及仿真Ref:|19.7usEETime:Interval:-3.05usName:RDC：PMCP60M5X0X1X2J311.Ous12.L

2、IUS13.Ous14.Ous15.Ous16.Ous17.0us18.Ous111H3112X3X4X5X6X7X8X9X0X1X2X3X4X5X7J9XOX1X2X3UX6?7X8X9XOX1X245J6X7X8X9XO當M=8h59時，M=8hOO,CPM=024進制電路圖(時)對圖進行編譯及仿真BQACQBDQCENTQDENPRCOCLRNCLKRef:多功能數字鐘的各個模塊：選擇器模塊(F=AB+AC)仿真波形Ref:|235.0ns|glRlTime:|llOnsInterval:|-235.0ns擴展電路時、分、秒NAND3H4H6)H713JLDNAHOHIRD分59NAND

3、3M4M5MBM7S3秒M0ElM1JOUTP葉NAND3：LDN.2BNQf!?S5,sej占:_iLDN.2SOSIS3RDg:IANB2h.ir-：rnCPMCFM卿丫KEYO15啾黑KEY2產匸噩計翌n業(yè)!二二5s3j：i2?KEYO匸二|緬腔BN4J吃X74161針“斤廠后旳罰cpm咂霞74161評TP葉亡二飛亓詡74161砂274161瀘p葉士V億甬鉀打匯4741Eil74161：10H7匸二鍛:丫對圖進行編譯和仿真Ref:|口.匚惟；訊日me:E-CPIVIPH7.4酬H3.OshixuanValue:”25.0ns50.0ns75.0ns100.0ns125.0ns150.0n

4、s175.0ns200.0ns225.0ns250.0ns275.0ns300.0ns325.0ns350.0ns375.0ns4HOH00X1X2X0X1；IIIITime:|0Clns|Inteival:|O.CIns|00n3將各個模塊進行級聯對圖進行編譯和仿真A2.5918rns2.59185rns2.5919rnsRef:|29亦亦s|回回Time:巨麗恂別羽帖mt0CPH5-9KEY2nlr.-RDM3.-M7.4Outputr-ib.d3.J：lc1ocl-cKEY1LEDOH7-flRDH3.OKETOLED?KET2M7-曰Cl_K2M3_O1CPMFHQS7_曰SC3-OJ

5、Name:Value:RD1E-CPM0KEY20l-KEY10-KEYO1clk21PLED80PLEDO1FMQ0H7.4HO悲H3.OHOM7.4HOM3.OH2S7.4H4竊S3.OH1I2J5OOimyyocz多功能數字鐘的整體連接圖：xkiogongnengcloclk63duogor)gner)gcloclk92召duogongner)gcloclk62召duogongner)gcloclk86:7iiuogongnengcloclk54gduogongner)gcloclk55g：閘4閘315斗:S：3,.O紗TPFblQ30 xiuogongnengcloclk102:xiu

6、ogongnengcloclk131:duogongnengcloclk78:Tuogongnengcloclk125:10SQ帕F.出H3RHN斗puTPtrr1S3duogongnengclocIk1321sb1scduogongnengclocIk133duogongnengclocIk13515B1stduogongnengclocIk137duogongnengclocIk1381sgduogongnengcloclk8:1nOduogongnengclocIk101mHuogongnengcloclk121n2Huogongnengcloclk1333PUT辿TPIT仝UTPIT辿

7、TP(jT家LiTPLir熱JTPITyrpirOutput0UTPVTduogongnengclocIk88:iduogongnengcloclk9:duogongnengclocIk90:duogongnengclocIk87:四、理論分析：1、校時、校分功能：當KEY0鍵按下時，秒繼續(xù)計時但不影響時和分，按下KEY1放開的時候小時加1,當按下KEY2鍵時，分鐘加1；反則，數字鐘正常計時2、仿電臺報時：每個小時的59分51、53、57、59分別以四長聲一短聲進行報時，更改輸入時鐘CLK2的頻率即可3、時段控制：LEDO在晚上19點到早上7點亮4、定點鬧時：7點鐘的時候蜂鳴器響，同時燈LED7亮五、心得體會：首先做好基本數字鐘的各個模塊，然后再根據擴展功能對基本模塊進行加工，由于之前在Verilog課程中通過編程做過基本數字鐘，所以做起這個實驗來還算得心應手，開始在做擴展功能的時候，沒有經過太深的思考，就直接拿去驗收了，結果分鐘和小時我無反應，后來經過分析后才發(fā)現是因為電路中分鐘與小時的時鐘由按鍵與輸入時鐘經過或門后提供，但是綜合的結果卻是使它們的時鐘始終呈現高電平，導致數字鐘無法正常運行，