以太網(wǎng)知識MII接口

1、以太網(wǎng)知識作者接口日期字體大小小中大本文主要分析MII/RMII/SMII,以及GMII/RGMII/SGMII接口的信號定義，及相關知識，同時本文也對RJ-45接口進行了總結(jié)，分析了在10/100模式下和1000M模式下的設計方法。1.MII接口分析MII接口提供了MAC與PHY之間、PHY與STA(StationManagement)之間的互聯(lián)技術，該接口支持10Mb/s與100Mb/s的數(shù)據(jù)傳輸速率，數(shù)據(jù)傳輸?shù)奈粚挒?位。提到Mil，就有可能涉及到RS，PLS，STA等名詞術語，下面講一下他們之間對應的關系。所謂RS即Reconciliationsublayer，它的主要功能主要是提供一

2、種Mil和MAC/PLS之間的信號映射機制。它們(RS與Mil)之間的關系如下圖：MACCONTROL(OPTIONALIMDI旺Rg實陰jqfrOSIREFERENCEMODELLAYERSLANCSMAiODLAYERSHIGHERLAYERSPCS=PHYSKALCOOINGSUBLAYERPHYGMII=GIGABITMEDIAIMDEPENDENTINTERFACE個U=MEDIUMATTACHkENTUNFThl二MEDIUMDEPENDENT很TERFACEMil=M更口IAINdEPENDENTINTIRFAC-EPHY弓PHYSICALLAYERDVECEPLSbPHYSIC

3、ALLATERSIGNALINGPMA=PHYSICALMEDIUMATTACHMENTPK1DPHYSICALMEDPUKlDEPEKDrJTMil弓MEDIUM100謡凸玄1GbisMAC-MEDIAACCESSCONTROLAPPLlOVTtONPRESENTATIONSESSIONTRANSPORTNCTVhORKMTAUNKPHYSICALfPMAPMDMEDIUM鄉(xiāng)圖1MII接口的ManagementInterface可同時控制多個PHY，802.3協(xié)議最多支持32個PHY，但有一定的限制：要符合協(xié)議要求的connector特性。所謂ManagementInterface，即MDC

4、信號和MDIO信號。前面已經(jīng)講過RS與PLS的關系，以及Mil接口連接的對象。它們是通過Mil接口進行連接的，示意圖如下圖。由圖可知,Mil的ManagementInterface是與STA(StationManagement)相連的。Mil接口支持10Mb/s以及100Mb/s，且在兩種工作模式下所有的功能以及時序關系都是一致的，唯一不同的是時鐘的頻率問題。802.3要求PHY不一定一定要支持這兩種速率，但一定要描述，通過ManagementInterface反饋給MAC。圖2下面將詳細介紹MH接口的信號定義，時序特性等。由于MII接口有MAC和PHY模式，因此，將會根據(jù)這兩種不同的模式進行

5、分析，同時還會對RMII/SMII進行介紹。1.1Mil接口信號定義MII接口可分為MAC模式和PHY模式，一般說來MAC和PHY對接，但是MAC和MAC也是可以對接的。以前的10M的MAC層芯片和物理層芯片之間傳送數(shù)據(jù)是通過一根數(shù)據(jù)線來進行的，其時鐘是10M，在100M中，如果也用一根數(shù)據(jù)線來傳送的話，時鐘需要100M，這會帶來一些問題，所以定義了MII接口，它是用4根數(shù)據(jù)線來傳送數(shù)據(jù)的，這樣在傳送100M數(shù)據(jù)時，時鐘就會由100M降低為25M，而在傳送10M數(shù)據(jù)時，時鐘會降低到2.5M，這樣就實現(xiàn)了10M和100M的兼容。MII接口主要包括四個部分。一是從MAC層到物理層的發(fā)送數(shù)據(jù)接口，二

6、是從物理層到MAC層的接收數(shù)據(jù)接口，三是從物理層到MAC層的狀態(tài)指示信號，四是MAC層和物理層之間傳送控制和狀態(tài)信息的MDIO接口。MII接口的MAC模式定義：信號名稱數(shù)量DirectionDescriptionEelongToTXCLKT-：InputTr日rihlitloi：kTXD0:34IOutputTransmitDataMAC層至iT遼ER1OutputTransmi!CodingError物理層的發(fā)送T遼EM1：OutputTranjnitEnable數(shù)據(jù)接口魂GE嶺1InputReceiye.:ClockRXP0；;34InputReceiveData物理層到RX_ER1Inp

7、utReceiveErrorMAC層的接收RXDV1InputReceiveDataValid數(shù)據(jù)接口COL：1InputCollisionDetected物理層到MACCRS*1InputCarrierSense煖瑟顏旨示信號TotalbusWidth:16:MDC-：1OutputManagement-lockMAC和物理層MDIO1I/O,ManagementDataIM控制和聯(lián)窸信息表1|Mil接口PHY模式定義:信號名稱數(shù)量DirectionDescriptionBelongToT狂駆拎、utputTransmitlockTXD04：，；InputTransinitDataMAC層至

8、iTX_ER1：InputTransinitfadingError物理層的發(fā)送TX-EN1：InputTransmitEnable數(shù)據(jù)接口RyCLK1OutputRece;ClopkRXD0:34：OutputReceiveData物理層到磁1OutputReceiveErrorMAC層胸接痰RXDV1OutputReceiveData診lid數(shù)據(jù)接口(Sol；1OutputColiisionDetected物理層到MACCRS1OutputCarrier.Sense，零指示信號TotalbusWidth-16MD(；1InputManagementCloc-liMAC和物理層MDIO1*I/

9、OManagementDataIZO控制和狀態(tài)1信息1.2Mil接口時序特性在Mil接口中，TX通道參考時鐘是TX_CLK,RX通道參考時鐘是RX_CLK,802.3-2005定義了它們之間的關系。圖3TransmitsignaltimingrelationshipsattheMii由圖3可知，即Theclocktooutputdelayshallbeaminof0nsandamaxof25ns，參考時鐘沿是上升沿。很明顯，該Spec只對TX通道上MAC這一側(cè)的發(fā)送特性作了定義，而對TX通道PHY那一側(cè)的接收特性并沒有定義。ICVendor可在TX通道那一側(cè)的PHY的接收特性作適當調(diào)整，只要最

10、終的時序滿足TX通道上MAC這一側(cè)的發(fā)送特性就可以。圖4ReceivesignaltimingrelationshipsattheMII由圖4可知,Theinputsetuptimeshallbeaminimumof10nsandtheinputholdtimeshallbeaminimumof10ns，參考時鐘沿是上升沿。很明顯，該Spec只對RX通道上MAC這一側(cè)的接收特性作了定義，而對RX通道PHY那一側(cè)的發(fā)送特性并沒有定義。ICVendor可在RX通道那一側(cè)的PHY的發(fā)送特性作適當調(diào)整，只要最終的時序滿足RX通道上MAC這一側(cè)的接收特性就可以。1.3Mil信號功能特性1：TX_CLK(

11、transmitclock)，TX_CLK(TransmitClock)是一個連續(xù)的時鐘信號(即系統(tǒng)啟動，該信號就一直存在)，它是TX_EN,TXD,andTX_ER(信號方向為從RS到PHY)的參考時鐘，TX_CLK由PHY驅(qū)動TX_CLK的時鐘頻率是數(shù)據(jù)傳輸速率的25%，偏差+-100ppm。例如，100Mb/s模式下，TX_CLK時鐘頻率為25MHz，占空比在35%至65%之間。2：對于同樣的RX_CLK，它與TX_CLK具有相同的要求，所不同的是它是RX_DV,RXD,andRX_ER(信號方向是從PHY至【RS)的參考時鐘。RX_CLK同樣是由PHY驅(qū)動，PHY可能從接收到的數(shù)據(jù)中提

12、取時鐘RX_CLK，也有可能從一個名義上的參考時鐘(e.g.,theTX_CLKreferenee)來驅(qū)動RX_CLKv3：TXD(transmitdata)，TXD由RS驅(qū)動，同步于TX_CLK，在TX_CLK的時鐘周期內(nèi)，并且TX_EN有效，TXD上的數(shù)據(jù)被PHY接收，否則TXD的數(shù)據(jù)對PHY沒有任何影響。TX3_TX-CH_Jj1UUUUuUUJUUU1JULfl荷囚恣小壯口xJ(IxXICOL卅1粘FiLi血22-4wiihno圖5v4：TX_ER(transmitcodingerror),TX_ER同步于TX_CLK，在數(shù)據(jù)傳輸過程中，如果TX_ER有效超過一個時鐘周期，并且此時TX

13、_EN是有效的，則數(shù)據(jù)通道中傳輸?shù)臄?shù)據(jù)是無效的，沒用的。注：當TX_ER有效并不影響工作在10Mb/s的PHY或者TX_EN無效時的數(shù)據(jù)傳輸。在Mil接口的連線中，如果TX_ER信號線沒有用到，必須將它下拉接地。TX.ERFigure22-5Prcpagalinanerror圖65：RX_DV(ReceiveDataValid)，RXD_DV同步于RX_CLK,被PHY驅(qū)動，它的作用如同于發(fā)送通道中的TX_EN,不同的是在時序上稍有一點差別:為了讓數(shù)據(jù)能夠成功被RS接收，要求RXD_DV有效的時間必須覆蓋整個FRAME的過程，即startingnolaterthantheStartFrameD

14、elimiter(SFD)andexcludinganyEnd-of-Framedelimiter，如下圖7。ZZ7“hi?VyrrqFigure22-SRftGeptioinwithnoeirrors圖76：RXD(receivedata)，RXD由RS驅(qū)動，同步于RX_CLK，在RX_CLK的時鐘周期內(nèi)，并且RX_DV有效，RXD上的數(shù)據(jù)被RS接收，否則RXD的數(shù)據(jù)對RS沒有任何影響。WhileRX_DVisde-asserted,thePHYmayprovideaFalseCarrierindicationbyassertingtheRX_ERsignalwhiledrivingthev

15、alueontoRXD。耿ajLrLrLrLrLrLrLrLrLTLrLrLrLrLrLrLrLrLrLriFigure22-flFalseCairlerindicailoiii圖8v7：RX_ER(receiveerror),RX_ER同步于RX_CLK,其在RX通道中的作用類似于TX_ER對于TX通道數(shù)據(jù)傳輸?shù)挠绊?。印JimrwmnnmnnrwimoFigure22-7Receptionwitlierrors圖9：CRS(carriersense),CRS不需要同步于參考時鐘，只要通道存在發(fā)送或者接收過程，CRS就需要有效。ThebehavioroftheCRSsignalisunspec

16、ifiedwhentheduplexmodebit0.8inthecontrolregisterissettoalogicone(自動協(xié)商禁止，人工設為全雙工模式)，orwhentheAuto-Negotiationprocessselectsafullduplexmodeofoperation，即半雙工模式信號有效，全雙工模式信號無效。：COL(collisiondetected)，COL不需要同步于參考時鐘。ThebehavioroftheCOLsignalisunspecifiedwhentheduplexmodebit0.8inthecontrolregisterissettoalog

17、icone(自動協(xié)商禁止，人工設為全雙工模式)，orwhentheAuto-Negotiationprocessselectsafullduplexmodeofoperation。即半雙工模式信號有效，全雙工模式信號無效。_rLrLrLrLrLrLrLrLrLrLTLrLrLrLrLrLrLrLrLTX.EN/*j氐Fiigure22-一Transmissionwithcollision圖101.4Mil的管理MDIO接口MDIO接口包括兩根信號線：MDC和MDIO，通過它，MAC層芯片（或其它控制芯片）可以訪問物理層芯片的寄存器（前面100M物理層芯片中介紹的寄存器組，但不僅限于100M物理

18、層芯片，10M物理層芯片也可以擁有這些寄存器），并通過這些寄存器來對物理層芯片進行控制和管理。MDIO管理接口如下:MDC：管理接口的時鐘，它是一個非周期信號，信號的最小周期（實際是正電平時間和負電平時間之和）為400ns,最小正電平時間和負電平時間為160ns,最大的正負電平時間無限制。它與TX_CLK和RX_CLK無任何關系。MDIO是一根雙向的數(shù)據(jù)線。用來傳送MAC層的控制信息和物理層的狀態(tài)信息。MDIO數(shù)據(jù)與MDC時鐘同步，在MDC上升沿有效。MDIO管理接口的數(shù)據(jù)幀結(jié)構(gòu)如：lariaprmrHGfram#IKlSIIltYADlAIAIM1READ11ua1AAAAAURRRKZII

19、zkll.L001AA.4AARKRKKZ圖11MDIO管理接口的數(shù)據(jù)幀結(jié)構(gòu)幀結(jié)構(gòu)各域的含義如下：PRE:幀前綴域，為32個連續(xù)“1”比特，這幀前綴域不是必要的，某些物理層芯片的MDIO操作就沒有這個域。ST：幀開始標志，出現(xiàn)“01”比特表示幀設計開始。OP:幀操作碼，比特“10”表示此幀為一讀操作幀，比特“01”表示此幀為一寫操作幀。PHYAD:物理層芯片的地址，5個比特，每個芯片都把自己的地址與這5個比特進行比較，若匹配則響應后面的操作，若不匹配，則忽略掉后面的操作。REGAD:用來選擇物理層芯片的32個寄存器中的某個寄存器的地址。TA:狀態(tài)轉(zhuǎn)換域，若為讀操作，則第一比特時MDIO為高阻態(tài)，第二比特時由物理層芯片使MDIO置“0”。若為寫操作，則MDIO仍由MAC層芯