電子教案電工與電子技術(shù)第6章

1、第6章數(shù)制與邏輯門電路6.1數(shù)制與碼制6.1.1數(shù)制6.1.2 碼制6.2邏輯門電路6.2.1簡(jiǎn)單邏輯門電路6.2.2復(fù)合邏輯門電路6.3邏輯代數(shù)的基本定律和公式法化簡(jiǎn)6.3.1邏輯函數(shù)的表示方法6.3.2基本定律6.3.3公式法化簡(jiǎn)6.1.1數(shù)制十進(jìn)制（1）由09十個(gè)數(shù)碼構(gòu)成；（2）進(jìn)位原則是“逢十進(jìn)一”；（3）任何十進(jìn)制數(shù)可表示為其中ki表示第i位數(shù)，可取09中的任何一個(gè)；10i代表第i位數(shù)的權(quán)，稱“位權(quán)”；10是十進(jìn)制的基數(shù)，進(jìn)制不同，基數(shù)不同；下標(biāo)D表示十進(jìn)制數(shù)。二進(jìn)制（1）由0和1兩個(gè)數(shù)碼構(gòu)成；（2）進(jìn)位原則是“逢二進(jìn)一”；（3）任何二進(jìn)制數(shù)可表示為相互轉(zhuǎn)換（1）二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制

2、數(shù)：按權(quán)展開(kāi)，逐個(gè)相加（2）十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)整數(shù)部分：除2取余，由下而上；小數(shù)部分：乘2取整，由上而下6.1.2 碼制BCD碼是用四位二進(jìn)制碼來(lái)表示相應(yīng)的十進(jìn)制數(shù)的一種碼制，也稱二十進(jìn)制碼。其中常用的8421BCD碼是一種有權(quán)碼，各位的位權(quán)分別是8、4、2、1，8421BCD碼與相應(yīng)十進(jìn)制數(shù)的關(guān)系如表十進(jìn)制數(shù) 0 1 2 3 48421BCD碼 0000 0001 0010 0011 0100十進(jìn)制數(shù) 5 6 7 8 9 8421BCD碼 0101 0110 0111 1000 10016.2.1簡(jiǎn)單邏輯門電路與邏輯只有當(dāng)導(dǎo)致定事件發(fā)生的所有條件都具備時(shí)，此事件才會(huì)發(fā)生而且一定發(fā)生，這種

3、因果關(guān)系稱與邏輯關(guān)系，可以表示為L(zhǎng)=AB。 與門74LS08（2輸入四與門） 或邏輯當(dāng)導(dǎo)致定事件發(fā)生的所有條件只要有一個(gè)具備，此事件就會(huì)發(fā)生，這種因果關(guān)系稱或邏輯關(guān)系，可以表示為L(zhǎng)=A+B。 或門74LS32（2輸入四或門） 非邏輯當(dāng)決定事件的條件具備了，事件沒(méi)有發(fā)生；反而當(dāng)決定事件的條件不具備時(shí)，事件發(fā)生了，這種因果關(guān)系稱非邏輯關(guān)系，可以表示為L(zhǎng)= 。 非門74LS04（集成六非門） 6.2.2復(fù)合邏輯門電路與非門邏輯關(guān)系可總結(jié)為“見(jiàn)0輸出1，全1輸出0”，邏輯表達(dá)式為F= 。常用的集成芯片74LS00（2輸入四與非門）?；蚍情T邏輯表達(dá)式為F=常用的集成芯片74LS02（2輸入四或非門）。

4、與或非門邏輯表達(dá)式為F= 異或門和同或門異或門的邏輯表達(dá)式為F= ，邏輯關(guān)系是當(dāng)輸入相同時(shí)輸出為0，輸入不同時(shí)輸出為1，集成芯片74LS86（2輸入四異或門）；同或邏輯關(guān)系是F=A B= ，同或門邏輯關(guān)系是輸入相同輸出為1，輸入相異輸出為0。由此可見(jiàn)同或與異或之間是一種互反的關(guān)系。6.3.1邏輯函數(shù)的表示方法真值表描述邏輯函數(shù)各個(gè)輸入變量取值組合和函數(shù)值對(duì)應(yīng)關(guān)系的表格叫真值表。將n個(gè)輸入變量的取值組合按照二進(jìn)制數(shù)遞增的順序排列出來(lái)，把它們分別帶入表達(dá)式，求出相應(yīng)函數(shù)值，即可得真值表。真值表能夠直觀地看出輸入、輸出之間的關(guān)系。函數(shù)表達(dá)式用與、或、非等運(yùn)算把函數(shù)各個(gè)變量之間的邏輯關(guān)系表述出來(lái)的代數(shù)

5、式叫函數(shù)表達(dá)式。通常將真值表中函數(shù)值為1的輸入變量組合取出，變量值為1寫成原變量，變量值為0寫成反變量，然后將這些乘積項(xiàng)相加得到了標(biāo)準(zhǔn)與或式。將標(biāo)準(zhǔn)與或式中的乘積項(xiàng)用對(duì)應(yīng)的最小項(xiàng)表示，就得到最小項(xiàng)表達(dá)式。邏輯圖而用門電路直觀畫出從輸入到輸出的邏輯電路圖就是邏輯圖。卡諾圖在這里我們不作詳細(xì)介紹。【例6.6】 畫出實(shí)現(xiàn)函數(shù)F=AB+BC+CA的邏輯圖?！纠?.5】 根據(jù)表的真值表寫出函數(shù)表達(dá)式。A B C F0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 01 0 1 11 1 0 11 1 1 06.3.2基本定律基本公式A+0=A A 1=AA+1=1 A 0 =0A+A=A A A=A A+ =1 A =0=A基本定律（1）交換律 A+B= B+ A A B = B A（2）結(jié)合律 （A+B）+C =A+（B+C） （A B） C = A（B C）（3）分配律 A+BC =（A+B）（A +C） A（ B+C） = A B+ A C（4）重疊律 A+A+A =A A A A =A（5）反演律 （6）并項(xiàng)律 （7）吸收律 6.3