數(shù)字電子技術(shù)基礎(chǔ)試題和答案

1、-. z.數(shù)字電子技術(shù)試卷：_ 班級：_考號：_ 成績：_本試卷共6 頁，總分值100 分；考試時間：90 分鐘；考試方式：閉卷題 號一二三四1四2四3四4總 分得 分一、填空題每空1分，共20分1.有一數(shù)碼10010011，作為自然二進(jìn)制數(shù)時，它相當(dāng)于十進(jìn)制數(shù)147，作為8421BCD碼時，它相當(dāng)于十進(jìn)制數(shù)93 。2.三態(tài)門電路的輸出有高電平、低電平和高阻3種狀態(tài)。3TTL與非門多余的輸入端應(yīng)接高電平或懸空。 4TTL集成JK觸發(fā)器正常工作時，其和端應(yīng)接高電平。5.*函數(shù)，該函數(shù)的反函數(shù)= 。 6. 如果對鍵盤上108個符號進(jìn)展二進(jìn)制編碼，則至少要7位二進(jìn)制數(shù)碼。7. 典型的TTL與非門電路

2、使用的電路為電源電壓為5 V，其輸出高電平為3.6V，輸出低電平為0.35V， CMOS電路的電源電壓為 3-18 V 。874LS138是3線8線譯碼器，譯碼為輸出低電平有效，假設(shè)輸入為A2A1A0=110時，輸出 應(yīng)為 10111111 。9將一個包含有32768個根本存儲單元的存儲電路設(shè)計16位為一個字節(jié)的ROM。該ROM有11根地址線，有16根數(shù)據(jù)讀出線。10. 兩片中規(guī)模集成電路10進(jìn)制計數(shù)器串聯(lián)后，最大計數(shù)容量為 100位。11.以下圖所示電路中， Y1ABY1Y2Y3AB ；Y2 AB+AB；Y3 AB。12. *計數(shù)器的輸出波形如圖1所示，該計數(shù)器是5 進(jìn)制計數(shù)器。13驅(qū)動共陽

3、極七段數(shù)碼管的譯碼器的輸出電平為 低有效。二、單項選擇題本大題共15小題，每題2分，共30分在每題列出的四個備選項中只有一個是最符合題目要求的，請將其代碼填寫在題后的括號。錯選、多項選擇或未選均無分。1.函數(shù)F(A,B,C)=AB+BC+AC的最小項表達(dá)式為( A ) 。AF(A,B,C)=m0，2，4 B. (A,B,C)=m3，5，6，7CF(A,B,C)=m0，2，3，4 D. F(A,B,C)=m2，4，6，728線3線優(yōu)先編碼器的輸入為I0I7 ，當(dāng)優(yōu)先級別最高的I7有效時，其輸出的值是 C 。A111 B. 010 C. 000 D. 1013十六路數(shù)據(jù)選擇器的地址輸入選擇控制端有

4、 C 個。 A16 B.2 C.4 D.84. 有一個左移移位存放器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0，在4個移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是 A 。 A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000 C. 1011-1100-1101-1110-1111 D. 1011-1010-1001-1000-0111574LS138譯碼器的輸入三個使能端E1=1， E2A=E2B=0時，地址碼A2A1A0=011，則輸出 Y7 Y0是( C ) 。 A. 11111101B. 10111111C. 11110111D. 1

5、11111116. 一只四輸入端或非門，使其輸出為1的輸入變量取值組合有( A )種。A15B8C7D17. 隨機(jī)存取存儲器具有( A )功能。A.讀/寫 B.無讀/寫 C.只讀 D.只寫8N個觸發(fā)器可以構(gòu)成最大計數(shù)長度進(jìn)制數(shù)為( D )的計數(shù)器。000001010011100101110111 A.N B.2N C.N2 D.2N9*計數(shù)器的狀態(tài)轉(zhuǎn)換圖如下，其計數(shù)的容量為( B )A 八 B.五 C. 四 D. 三10*觸發(fā)的特性表如下A、B為觸發(fā)器的輸入其輸出信號的邏輯表達(dá)式為( C )。ABQn+1說明00Qn保持010置0101置111Qn翻轉(zhuǎn)A Qn+1 A B. C. D. Qn+

6、1 B11有一個4位的D/A轉(zhuǎn)換器，設(shè)它的滿刻度輸出電壓為10V，當(dāng)輸入數(shù)字量為1101時，輸出電壓為 A 。12函數(shù)F=AB+BC，使F=1的輸入ABC組合為(D )AABC=000BABC=010CABC=101DABC=11013*電路的真值表如下，該電路的邏輯表達(dá)式為( C )。A B. C DABCYABCY0000100000111011010011010111111114四個觸發(fā)器組成的環(huán)行計數(shù)器最多有( D )個有效狀態(tài)。A.4 B. 6 C. 8 D. 16答案A三、判斷說明題本大題共2小題，每題5分，共10分判斷以下各題正誤，正確的在題后括號打，錯誤的打。1、邏輯變量的取值

7、，比大。 2、D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小 。 3八路數(shù)據(jù)分配器的地址輸入選擇控制端有8個。 4、因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立。 5、利用反應(yīng)歸零法獲得N進(jìn)制計數(shù)器時，假設(shè)為異步置零方式，則狀態(tài)SN只是短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。 6在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號，語音信號不是數(shù)字信號。 7.約束項就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合，用卡諾圖化簡時，可將約束項當(dāng)作1，也可當(dāng)作 0。 8時序電路不含有記憶功能的器件。 9計數(shù)器除了能對輸入脈沖進(jìn)展計數(shù)，還能作為分頻器用。 10優(yōu)先編碼器只對同時輸入的信號中的優(yōu)

8、先級別最高的一個信號編碼. 四、綜合題共30分1對以下Z函數(shù)要求：1列出真值表；2用卡諾圖化簡；3畫出化簡后的邏輯圖。8分Z=BC=0真值表 2分(2)卡諾圖化簡2分 A B C10BCA010010111111 Z 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1(3) 表達(dá)式2分 邏輯圖2分 Z=AB+C =11ZCBA BC=02試用3線8線譯碼器74LS138和門電路實(shí)現(xiàn)以下函數(shù)。8分 ZA、B、C=AB+C 解：ZA、B、C=AB+C=AB(C+)+CB+STAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A

9、274LS138CBA1&Z=ABC+AB+BC+C= m1+ m3+ m6+ m7= 4分374LS161是同步4位二進(jìn)制加法計數(shù)器，其邏輯功能表如下，試分析以下電路是幾進(jìn)制計數(shù)器，并畫出其狀態(tài)圖。8分74LS161邏輯功能表CTPCTTCPQ3Q2Q1Q00111CR LD CTP CTT D3 D2 D1 D0Q3 Q2 Q1 Q0CO74LS161CPCP&1111011101010 0 0 0D3D2 D1D0Q3Q2Q1Q0Q3Q2Q1Q0 加法計數(shù)解：1當(dāng)74LS161從0000開場順序計數(shù)到1010時，與非門輸出0，清零信號到來，異步清零。2分2該電路構(gòu)成同步十進(jìn)制加法計數(shù)器。

10、2分00000001100110001010001101110010010101100100876542319103狀態(tài)圖4分CR LD CTP CTT D3 D2 D1 D0Q3 Q2 Q1 Q0CO74LS161CPCP&1114觸發(fā)器電路如以下圖所示，試根據(jù)CP及輸入波形畫出輸出端Q1 、Q2 的波形。設(shè)各觸發(fā)器的初始狀態(tài)均為06分。CPAQ1Q2CPAQ1Q24Q1、Q2的波形各3分。一、填空題：每空3分，共15分1邏輯函數(shù)有四種表示方法，它們分別是 真值表、 邏輯圖式 、 、邏輯表達(dá) 和 卡諾圖 。2將2004個1異或起來得到的結(jié)果是 0 。3由555定時器構(gòu)成的三種電路中，施密特觸

11、發(fā)器和單穩(wěn)態(tài)觸發(fā)器是脈沖的整形電路。4TTL器件輸入腳懸空相當(dāng)于輸入高電平。5根本邏輯運(yùn)算有: 與、或 和非運(yùn)算。6采用四位比擬器對兩個四位數(shù)比擬時，先比擬最高位。7觸發(fā)器按動作特點(diǎn)可分為根本型、同步型、主從型和邊沿型；8如果要把一寬脈沖變換為窄脈沖應(yīng)采用 積分型 觸發(fā)器9目前我們所學(xué)的雙極型集成電路和單極型集成電路的典型電路分別是TTL電路和CMOS電路。10施密特觸發(fā)器有兩個穩(wěn)定狀態(tài).，多諧振蕩器有0個穩(wěn)定狀態(tài)。11數(shù)字系統(tǒng)按組成方式可分為 功能擴(kuò)展電路、功能綜合電路 兩種；12兩二進(jìn)制數(shù)相加時，不考慮低位的進(jìn)位信號是 半 加器。13不僅考慮兩個_本位_相加，而且還考慮來自_低位進(jìn)位_相加

12、的運(yùn)算電路，稱為全加器。14時序邏輯電路的輸出不僅和_該時刻輸入變量的取值_有關(guān)，而且還與_該時刻電路所取的狀態(tài)_有關(guān)。15計數(shù)器按CP脈沖的輸入方式可分為_同步計數(shù)器_和_異步計數(shù)器_。16觸發(fā)器根據(jù)邏輯功能的不同，可分為_RS觸發(fā)器_、_T觸發(fā)器_、_JK觸發(fā)器_、_T觸發(fā)器_、_D觸發(fā)器_等。17根據(jù)不同需要，在集成計數(shù)器芯片的根底上，通過采用_反應(yīng)歸零法_、_預(yù)置數(shù)法_、_進(jìn)出輸出置最小數(shù)法_等方法可以實(shí)現(xiàn)任意進(jìn)制的技術(shù)器。184. 一個 JK 觸發(fā)器有兩個穩(wěn)態(tài)，它可存儲一 位二進(jìn)制數(shù)。 19假設(shè)將一個正弦波電壓信號轉(zhuǎn)換成同一頻率的矩形波，應(yīng)采用多諧振蕩器電路。20 把JK觸發(fā)器改成T

13、觸發(fā)器的方法是J=K=T。21N個觸發(fā)器組成的計數(shù)器最多可以組成2n進(jìn)制的計數(shù)器。22根本RS觸發(fā)器的約束條件是RS=0。23對于JK觸發(fā)器，假設(shè)，則可完成 T 觸發(fā)器的邏輯功能；假設(shè)，則可完成 D 觸發(fā)器的邏輯功能。二數(shù)制轉(zhuǎn)換5分：1、3.23.1252、10001111.11111111143.99609373、11001.101119.B4、原碼01011反碼=(01011 )補(bǔ)碼5、原碼1010101反碼=(1010110)補(bǔ)碼三函數(shù)化簡題：5分1、化簡等式，給定約束條件為： 1、利用摩根定律證明公式BABABABA反演律摩根定律：2 用卡諾圖化簡函數(shù)為最簡單的與或式畫圖?；喌?四畫

14、圖題：5分1試畫出以下觸發(fā)器的輸出波形 (設(shè)觸發(fā)器的初態(tài)為0)。 (12分) 1.2.3.2輸入信號*，Y，Z的波形如圖3所示，試畫出的波形。圖3 波形圖五分析題30分1、分析如下圖組合邏輯電路的功能。2試分析如圖3所示的組合邏輯電路。 (15分)1. 寫出輸出邏輯表達(dá)式；2. 化為最簡與或式；3). 列出真值表；4). 說明邏輯功能。21邏輯表達(dá)式2最簡與或式：3 真值表A B C Y1Y20 0 0000 0 1100 1 0100 1 1011 0 0101 0 1 011 1 0011 1 1114邏輯功能為：全加器。3. 七、分析如下時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和

15、輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。3. 據(jù)邏輯圖寫出電路的驅(qū)動方程：求出狀態(tài)方程：寫出輸出方程：C列出狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖或時序圖：5) 從以上看出，每經(jīng)過16個時鐘信號以后電路的狀態(tài)循環(huán)變化一次；同時，每經(jīng)過16個時鐘脈沖作用后輸出端C輸出一個脈沖，所以，這是一個十六進(jìn)制記數(shù)器，C端的輸出就是進(jìn)位。 CP Q3 Q2 Q1 Q0 等效十進(jìn)制數(shù) C 0 0 0 0 0 0 0 1 0 0 0 1 1 0 2 0 0 1 0 2 0 15 1 1 1 1 15 016 0 0 0 0 0 0圖4474161組成的電路如題37圖所示，分析電路，并答復(fù)以下問題 1畫出電路的狀態(tài)轉(zhuǎn)換圖Q3Q2Q1Q0； 2說出電路的功能。74161的功能見表 題37圖解：1狀態(tài)轉(zhuǎn)換表：Qn3Qn2Qn1Qn0Qn+13Qn+12Qn+11Qn+10000000010001001000100011001101000100010101010110011001110111100010001001100110101010101110110000狀態(tài)轉(zhuǎn)換圖：000000010010001101000101011001111000100110101011Q3Q2Q1Q02功能：11進(jìn)制計數(shù)器。從0000開場計