單片機 課件 第1章 概述

1、 第1章 概 述1.1 EDA技術(shù)及其發(fā)展EDA技術(shù)發(fā)展的幾個階段 20世紀70年代 20世紀80年代 20世紀90年代 進入21世紀， EDA技術(shù)得到了更大的發(fā)展，突出表現(xiàn)在九個方面 1.2EDA技術(shù)實現(xiàn)目標(biāo)1.2EDA技術(shù)實現(xiàn)目標(biāo)1. 可編程邏輯器件FPGA/CPLD2. 半定制或全定制ASIC（1）門陣列ASIC （2）標(biāo)準單元ASIC （3）全定制芯片 3. 混合ASIC1.3硬件描述語言Verilog HDL目前常用的HDL主要有： VHDL Verilog HDL SystemVerilog System CVerilog支持各種模式的設(shè)計方法：自頂向下與自底向上或混合方法 1.4

2、其他常用硬件描述語言VHDLSystemVerilog 與Verilog相比優(yōu)勢： 語法比Verilog嚴謹 有很好的行為級描述能力和一定的系統(tǒng)級描述能力不足：代碼比較冗長 對數(shù)據(jù)類型匹配要求過于嚴格 對版圖級、管子級這些較為底層的描述級別 System C 1.5 HDL綜合1.5 HDL綜合1.6 基于HDL的自頂向下設(shè)計方法 1.7 EDA技術(shù)的優(yōu)勢（1）大大降低設(shè)計成本，縮短設(shè)計周期。 （2）有各類庫的支持。（3）極大地簡化了設(shè)計文檔的管理。（4）日益強大的邏輯設(shè)計仿真測試技術(shù)。（5）設(shè)計者擁有完全的自主權(quán)，再無受制于人之虞。（6）軟件平臺支持任何標(biāo)準化的設(shè)計語言；良好的可移植與可測試

3、性，為系統(tǒng)開發(fā)提供了可靠的保證。（7）能將所有設(shè)計環(huán)節(jié)納入統(tǒng)一的自頂向下的設(shè)計方案中。（8）在系統(tǒng)板設(shè)計結(jié)束后仍可利用計算機對硬件系統(tǒng)進行完整的測試。1.8 EDA的發(fā)展趨勢（1）超大規(guī)模集成電路的集成度和工藝水平不斷提高，在一個芯片上完成系統(tǒng)級的集成已成為可能。（2）工藝線寬的不斷減小，在半導(dǎo)體材料上的許多寄生效應(yīng)已經(jīng)不能簡單地被忽略。這就對EDA工具提出了更高的要求，也使得IC生產(chǎn)線的投資更為巨大。這一變化使得可編程邏輯器件開始進入傳統(tǒng)的ASIC市場。（3）市場對電子產(chǎn)品提出了更高的要求，從而對系統(tǒng)的集成度不斷提出更高的要求。同時，設(shè)計的速度也成了一個產(chǎn)品能否成功的關(guān)鍵因素，這促使EDA工具和IP核應(yīng)用更為廣泛。（4）高性能的EDA工具得到長足的發(fā)展，其自動化和智能化程度不斷提高，為嵌入式系統(tǒng)設(shè)計提供了功能強大的開發(fā)環(huán)境。（5）計算機硬件平臺性能大幅度提高，為復(fù)雜的SoC設(shè)計提供了物理基礎(chǔ)。思考題1-1 EDA技術(shù)與ASIC設(shè)計和FPGA開發(fā)有什么關(guān)系？1-2 與軟件描述語言相比，Verilog 有什么特點？1-3 什么是綜合？有哪些類型？綜合在電子設(shè)計自動化中的地位是什么？1-4 在EDA技術(shù)中，自頂向下的設(shè)計方法的重要意義是什么？