數(shù)字集成電路版圖的反向提取

1、微電子與集成電路技術(shù)實驗教程 實驗32數(shù)字集成電路版圖的反向提取數(shù)字集成電路產(chǎn)品應用領域十分廣泛，數(shù)字集成電路的設計技術(shù)日新月異。集成電路反向設計是一種重要的集成電路設計技術(shù)，數(shù)字集成電路版圖的反向提取是數(shù)字集成電路反向設計過程中的重要關鍵環(huán)節(jié)之一。本實驗要求學生能夠獨立對標準CMOS數(shù)字集成電路版圖，完成電路的反向提取、繪制整理和功能分析等工作。通過對CMOS數(shù)字集成電路版圖的反向提取實踐，鍛煉并提高學生對集成半導體器件與數(shù)字集成電路版圖的認知能力和對電路整理與結(jié)構(gòu)布局的優(yōu)化能力，培養(yǎng)學生對數(shù)字集成電路反向設計思想的理解，加強學生靈活運用所學半導體物理、場效應器件物理、數(shù)字集成電路設計和集成

2、電路制造技術(shù)等理論知識的能力。一、實驗原理標準CMOS工藝簡介在現(xiàn)代集成電路工藝技術(shù)中，CMOS工藝技術(shù)占據(jù)重要位置，得到了廣泛的應用。P型襯底N阱CMOS工藝的主要工藝技術(shù)包括有：氧化技術(shù)、光刻技術(shù)、刻蝕技術(shù)、離子注入技術(shù)和淀積技術(shù)等。各種工藝技術(shù)交替多次出現(xiàn)，達到了對半導體器件和集成電路圖形的逐層加工處理。最終形成了圖形化的半導體器件和集成電路實體。氧化技術(shù)用于生長氧化層，包括干氧、濕氧等主要方法，氧化層主要用于柵絕緣介質(zhì)、雜質(zhì)掩蔽和隔離保護等。光刻技術(shù)是通過紫外光或電子束對涂有光致抗蝕劑的半導體材料進行照射，利用光致抗蝕劑在照射前后溶解性的變化，實現(xiàn)光刻掩膜版到半導體材料上的圖形轉(zhuǎn)移，為

3、后續(xù)加工工藝開設有用窗口。刻蝕技術(shù)是采用化學或物理的方法對一定區(qū)域的材料進行腐蝕或銷蝕的技術(shù)，是實現(xiàn)對多余無用材質(zhì)進行去除的一項技術(shù)。離子注入是通過加速雜質(zhì)離子并將雜質(zhì)離子打入靶體材料的一種摻雜技術(shù)。可以實現(xiàn)P型和N型雜質(zhì)的摻入。淀積技術(shù)是通過物理化學方法在基片上生長材料薄層的一種技術(shù)?？梢詫崿F(xiàn)多晶硅柵等材料的生長。集成半導體器件認知標準CMOS工藝下的集成半導體器件主要有NMOS晶體管、PMOS晶體管、多晶硅電阻和多晶硅電容等。在P型襯底N阱CMOS工藝中，NMOS晶體管直接制作在襯底材料上，PMOS晶體管制作在N阱中。在集成電路版圖的照片中，NMOS管陣列和PMOS管陣列一般分別制作在不同

4、區(qū)域，PMOS管陣列制作在幾個N阱內(nèi)，NMOS管陣列制作在多個區(qū)域。這一點在照片中可以明顯地區(qū)分開來。N阱和兩種有源區(qū)存在較為明顯的顏色差別。通過對N阱、P型有源區(qū)和N型有源區(qū)的顏色辨別，可以確認PMOS管陣列和NMOS管陣列位置。圖32.1給出了NMOS管和PMOS管的版圖。(a)圖中圖層由大到小依次為：N型選擇區(qū)、有源區(qū)、多晶硅、金屬一和有源區(qū)接觸孔，其中N型選擇區(qū)和有源區(qū)共同構(gòu)成了N型摻雜區(qū)。(b)圖和(a)圖的區(qū)別在于最大圖形為N阱，其次為P型選擇區(qū)。P型選擇區(qū)和有源區(qū)共同構(gòu)成了P型摻雜區(qū)。兩幅圖中都存在兩個有源區(qū)接觸孔，在實際的電路連接關系中接觸孔的多少取決于晶體管的連接關系，當晶體

5、管一側(cè)或兩側(cè)與其它器件存在物理連接時，不需要接觸孔。從圖中可以看出，形成晶體管的重要結(jié)構(gòu)是多晶硅與有源區(qū)的十字交叉區(qū)域，只要存在多晶硅柵和某種有源區(qū)十字交叉圖形，就可以確定一只晶體管的位置，進而通過測量可以確定其寬長比參數(shù)，(a)圖中水平方向為溝道長度L,垂直方向為溝道寬度W。確定MOS管的類別主要是通過觀察該十字交叉區(qū)域是否在N阱區(qū)域內(nèi)，N阱區(qū)域內(nèi)為PMOS晶體管，阱外則為NMOS晶體管。(a)NMOS晶體管(b)PMOS晶體管圖32.1NMOS晶體管和PMOS晶體管版圖電路提取和寬長比測量MOS晶體管源極可以理解為“載流子的來處”，漏極可以理解為“載流子的去處”，NMOS管載流子為電子，來

6、源于較低電位，PMOS管載流子為空穴，來源于較高電位。在確認了NMOS、PMOS晶體管后，根據(jù)MOS晶體管源極、漏極的含義，電源電位的高低可以確定出MOS管的源極、漏極和柵極位置。柵極為器件的輸入，漏極為器件的輸出oNMOS源極接在較低電位，PMOS晶體管源極接在較高電位，這樣可以確認各晶體管的源極、漏極和柵極的連接關系。在集成電路版圖單元內(nèi)部，由于存在功耗的較大差異，普通信號連線往往比正負電源連線要細些，由此可以確定與NMOS陣列源極連接較粗的連線為地線或較低電位，與PMOS陣列源極連接較粗的連線為正電源或較高電位。通過上述信息就可以畫出電路的結(jié)構(gòu)圖。在圖32.1中，多晶硅柵超出有源區(qū)的部分

7、不計算在寬長比參數(shù)內(nèi)，它是為了避免雜質(zhì)橫向擴散、光刻掩膜版套準誤差和操作誤差等因素的影響而留出的多晶硅延伸部分。二、實驗內(nèi)容完成給定的P型襯底N阱CMOS工藝條件下，各數(shù)字集成電路版圖單元的電路反向提取、整理和結(jié)構(gòu)優(yōu)化；完成各數(shù)字集成電路版圖單元中的晶體管寬長比的測算，并將結(jié)果標注在整理完成的電路圖上；標記各晶體管名稱、電源名稱、輸入輸出名稱等信息；3.對各數(shù)字集成電路單元進行邏輯功能分析，畫出輸入、輸出之間的邏輯波形圖，寫出邏輯關系（布爾代數(shù)表達式）和真值表。三、實驗思考題在數(shù)字集成電路中存在哪些寄生效應，其中影響最嚴重的是什么？解釋原因，并說明預防措施。在數(shù)字集成電路中，晶體管溝道寬長比發(fā)生變化時，對電路有什么影響？NMOS和PM