數(shù)字電子技術(shù)部分期末考試復(fù)習(xí)課件

1、電子技術(shù)總復(fù)習(xí)崔春艷電工電子教學(xué)部3-319二零零七年十二月第一章 邏輯代數(shù)基礎(chǔ)一、數(shù)制和碼制1. 數(shù)制：計數(shù)方法或計數(shù)體制（由基數(shù)和位權(quán)組成）種 類基 數(shù)位 權(quán)應(yīng) 用備 注十進(jìn)制0 910i日常二進(jìn)制0 ，12i數(shù)字電路2 = 21八進(jìn)制0 78i計算機(jī)程序8 = 23十六進(jìn)制0 9，A F16i計算機(jī)程序16 = 24 各種數(shù)制之間的相互轉(zhuǎn)換，特別是十進(jìn)制二進(jìn)制的轉(zhuǎn)換，要求熟練掌握。2. 碼制：常用的 BCD 碼有 8421 碼、2421 碼、5421 碼、余 3 碼等，其中以 8421 碼使用最廣泛。二、常用邏輯關(guān)系及運算1. 三種基本邏輯運算：與 、或、非2. 四種復(fù)合邏輯運算：與非

2、、或非、與或非、異或三、邏輯代數(shù)的公式和定理 是推演、變換和化簡邏輯函數(shù)的依據(jù)，有些與普通代數(shù)相同，有些則完全不同，要認(rèn)真加以區(qū)別。這些定理中，摩根定理最為常用。真值表 函數(shù)式 邏輯符號四、邏輯函數(shù)的化簡法 化簡的目的是為了獲得最簡邏輯函數(shù)式，從而使邏輯電路簡單、成本低、可靠性高。化簡的方法主要有公式化簡法和圖形化簡法兩種。1. 公式化簡法：可化簡任何復(fù)雜的邏輯函數(shù)，但要求能熟練和靈活運用邏輯代數(shù)的各種公式和定理，并要求具有一定的運算技巧和經(jīng)驗。2. 圖形化簡法：簡單、直觀，不易出錯，有一定的步驟和方法可循。但是，當(dāng)函數(shù)的變量個數(shù)多于六個時，就失去了優(yōu)點，沒有實用價值。 約束項：（無關(guān)項）可以

3、取 0，也可以取 1，它的取值對邏輯函數(shù)值沒有影響，應(yīng)充分利用這一特點化簡邏輯函數(shù)，以得到更為滿意的化簡結(jié)果。五、邏輯函數(shù)常用的表示方法： 真值表、卡諾圖、函數(shù)式、邏輯圖和波形圖。 它們各有特點，但本質(zhì)相同，可以相互轉(zhuǎn)換。尤其是由真值表 邏輯圖 和 邏輯圖 真值表， 在邏輯電路的分析和設(shè)計中經(jīng)常用到，必須熟練掌握。第二章門電路一、半導(dǎo)體二極管、三極管和 MOS 管 是數(shù)字電路中的基本開關(guān)元件，一般都工作在開關(guān)狀態(tài)。1. 半導(dǎo)體二極管：是不可控的，利用其開關(guān)特性可構(gòu)成二極管與門和或門。2. 半導(dǎo)體三極管：是一種用電流控制且具有放大特性的開關(guān)元件， 利用三極管的飽和導(dǎo)通與截止特性可構(gòu)成 非門 和其

4、它 TTL 集成門電路。3. MOS管：是一種具有放大特性的由電壓控制的開關(guān)元件，利用 N 溝道 MOS 管和 P 溝道 MOS 管可構(gòu)成CMOS 反相器和其它 CMOS 集成門電路。二、分立元件門電路 主要介紹了由半導(dǎo)體二極管、三極管和 MOS 管構(gòu)成的與門、或門和非門。 雖然，分立元件門電路不是本章的重點，但是通過對這些電路的分析，可以體會到與、或、非三種最基本的邏輯運算，是如何用半導(dǎo)體電子電路實現(xiàn)的，這將有助于后面集成門電路的學(xué)習(xí)。練習(xí) 寫出圖中所示各個門電路輸出端的邏輯表達(dá)式。TTLCMOS&A100100k= 1&A100100k= 1= 11A100100k1A100100k= 0

5、練習(xí) 寫出圖中所示各個門電路輸出端的邏輯表達(dá)式。TTLCMOS=1A100100k=1A100100k&A懸空&A懸空 不允許第三章 組合邏輯電路一、組合邏輯電路的特點 組合邏輯電路是由各種門電路組成的沒有記憶功能的電路。它的特點是任一時刻的輸出信號只取決于該時刻的輸入信號，而與電路原來所處的狀態(tài)無關(guān)。邏輯圖邏輯表達(dá)式化簡真值表說明功能二、組合邏輯電路的分析方法 三、組合邏輯電路的設(shè)計方法 邏輯抽象列真值表寫表達(dá)式化簡或變換畫邏輯圖五、用中規(guī)模集成電路實現(xiàn)組合邏輯函數(shù)1. 數(shù)據(jù)選擇器：為多輸入單輸出的組合邏輯電路，在輸入數(shù)據(jù)都為 1 時，它的輸出表達(dá)式為地址變量的全部最小項之和，適用于實現(xiàn)單輸

6、出組合邏輯函數(shù)。2. 二進(jìn)制譯碼器：輸出端提供了輸入變量的全部最小項，而且每一個輸出端對應(yīng)一個最小項，因此，二進(jìn)制譯碼器輔以門電路（與非門）后，適合用于實現(xiàn)單輸出或多輸出的組合邏輯函數(shù)。例 寫出圖中所示電路的邏輯表達(dá)式，說明其功能ABY1111解1. 逐級寫出輸出邏輯表達(dá)式2. 化簡3. 列真值表0 00 11 01 110014. 功能 輸入信號相同時輸出為1，否則為0 同或。例：分析題。分析電路，寫出邏輯代數(shù)式，列真值表，列出真值表，畫出輸入輸出波形。 1Y=1ABC20K思考：這樣命題是否正確？（1）設(shè)定變量： 例 3 設(shè)計一個表決電路，要求輸出信號的電平與三個輸入信號中的多數(shù)電平一致。

7、解輸入 A、B、C ， 輸出 Y（2）狀態(tài)賦值：A、B、C = 0 表示 輸入信號為低電平Y(jié) = 0 表示 輸入信號中多數(shù)為低電平1. 邏輯抽象A、B、C = 1 表示 輸入信號為高電平Y(jié) = 1 表示 輸入信號中多數(shù)為高電平例：設(shè)計題。用74LS151設(shè)計一個三變量判奇電路：當(dāng)變量A，B，C取值有奇數(shù)個1時，輸出Y為1；否則輸出Y為0 。（1）列真值表ABCY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101101001(2)比較8 選 1（4）畫連線圖ZABCY 74LS151D7D6D5D4D3D2D1D0A2A1A0S10例用集成譯碼器74LS138實

8、現(xiàn)函數(shù)(1) 函數(shù)的標(biāo)準(zhǔn)與非-與非式解(3) 畫連線圖(2) 確認(rèn)變量和輸入關(guān)系令則74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA &Z3ABC1在輸出端需增加一個與非門第四章 觸發(fā)器 一、觸發(fā)器和門電路一樣，也是組成數(shù)字電路的基本邏輯單元。它有兩個基本特性：1. 有兩個穩(wěn)定的狀態(tài)（0 狀態(tài)和 1 狀態(tài)）。 2. 在外信號作用下，兩個穩(wěn)定狀態(tài)可相互轉(zhuǎn)換；沒有外信號作用時，保持原狀態(tài)不變。因此，觸發(fā)器具有記憶功能，常用來保存二進(jìn)制信息。二、觸發(fā)器的邏輯功能 指觸發(fā)器輸出的次態(tài) Qn+1 與輸出的現(xiàn)態(tài) Qn 及輸入信號之間的邏輯關(guān)系。觸發(fā)器邏

9、輯功能的描述方法主要有特性表、卡諾圖、特性方程、狀態(tài)轉(zhuǎn)換圖和波形圖（時序圖）。二、觸發(fā)器的分類1. 根據(jù)電路結(jié)構(gòu)不同，觸發(fā)器可分為（1）基本觸發(fā)器：輸入信號電平直接控制。特性方程（2）同步觸發(fā)器：時鐘電平直接控制。特性方程同步 RS 觸發(fā)器CP = 1（或 0）時有效同步 D 觸發(fā)器（約束條件）二、觸發(fā)器的分類1. 根據(jù)電路結(jié)構(gòu)不同，觸發(fā)器可分為（3）主從觸發(fā)器：主從控制脈沖觸發(fā)。CP 下降沿（或上升沿）到來時有效特性方程主從 RS 觸發(fā)器主從 JK 觸發(fā)器（4）邊沿觸發(fā)器：時鐘邊沿控制。CP上升沿（或下降沿）時刻有效特性方程邊沿 D 觸發(fā)器邊沿 JK 觸發(fā)器2. 根據(jù)邏輯功能不同，時鐘觸發(fā)器

10、可分為二、觸發(fā)器的分類（1）RS 觸發(fā)器（約束條件）（3）D 觸發(fā)器（4）T 觸發(fā)器（5）T 觸發(fā)器 利用特性方程可實現(xiàn)不同功能觸發(fā)器間邏輯功能的相互轉(zhuǎn)換。（2）JK 觸發(fā)器例：寫出電路的特性方程，列出狀態(tài)表，并根據(jù)輸入波形畫出對應(yīng)的輸出波形。（設(shè)觸發(fā)器初始狀態(tài)為0）CIQIKIJ11ABCPCIQIKIJ1&ABCPCIQIKIJ11ABCPCIQ1K1J1ABCP1CIQ1K1J=1ABCP1CIQ1K1J&ABCP1五、計數(shù)器1. 按計數(shù)進(jìn)制分：二進(jìn)制計數(shù)器、十進(jìn)制計數(shù)器和任意進(jìn)制計數(shù)器2. 按計數(shù)增減分：加法計數(shù)器、減法計數(shù)器和可逆（加/減）計數(shù)器3. 按觸發(fā)器翻轉(zhuǎn)是否同步分：同步計數(shù)

11、器和異步計數(shù)器 記錄輸入脈沖 CP 個數(shù)的電路，是極具典型性和代表性的時序邏輯電路。六、中規(guī)模集成計數(shù)器 功能完善、使用方便靈活，能很方便地構(gòu)成 N 進(jìn)制（任意）計數(shù)器。主要方法有兩種：1. 用同步置 0 端或置數(shù)端歸零獲得 N 進(jìn)制計數(shù)器根據(jù) N - 1 對應(yīng)的二進(jìn)制代碼寫反饋歸零函數(shù)。2. 用異步置 0 端或置數(shù)端歸零獲得 N 進(jìn)制計數(shù)器根據(jù) N 對應(yīng)的二進(jìn)制代碼寫反饋歸零函數(shù)。 當(dāng)需要擴(kuò)大計數(shù)器的容量時，可將多片集成計數(shù)器進(jìn)行級聯(lián)。如兩片16 進(jìn)制集成計數(shù)器16 16 進(jìn)制計數(shù)器兩片10 進(jìn)制集成計數(shù)器10 10 進(jìn)制計數(shù)器例 用4位二進(jìn)制計數(shù)器 74163 構(gòu)成十二進(jìn)制計數(shù)器。解：1.

12、 = 10112. 歸零表達(dá)式：3. 連線圖74163Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CR1&同步清零同步置零第六章 波形產(chǎn)生和整形電路一、555 定時器 是一種多用途的集成電路。只需外接少量阻容元件便可構(gòu)成各種脈沖產(chǎn)生、整形電路，如施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器等。55512348765雙極型 (TTL)電源: 4.5 16 V單極型 (CMOS)電源: 3 18 V帶負(fù)載能力強(qiáng)62784153555R1C+R2C1+VCCuO二、多諧振蕩器 是一種自激振蕩電路，不需要外加輸入信號，就可以自動地產(chǎn)生出矩形脈沖。 多諧振蕩器沒有穩(wěn)定狀態(tài)，只有兩個暫穩(wěn)

13、態(tài)。暫穩(wěn)態(tài)間的相互轉(zhuǎn)換完全靠電路本身電容的充電和放電自動完成。 改變 R、C 定時元件數(shù)值的大小，可調(diào)節(jié)振蕩頻率。 在振蕩頻率穩(wěn)定度要求很高的情況下，可采用石英晶體振蕩器。三、施密特觸發(fā)器 是一種脈沖整形電路，雖然不能自動產(chǎn)生矩形脈沖，卻可將輸入的周期性信號整形成所要求的同周期的矩形脈沖輸出，還可用來進(jìn)行幅度鑒別、構(gòu)成單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器等。62784153555+VCCuO2uIUCOuO1+VDDR 施密特觸發(fā)器有兩個穩(wěn)定狀態(tài)，有兩個不同的觸發(fā)電平，因此具有回差特性。它的兩個穩(wěn)定狀態(tài)是靠兩個不同的電平來維持的，輸出脈沖的寬度由輸入信號的波形決定。此外，調(diào)節(jié)回差電壓的大小，也可改變輸出脈沖的寬度。外接電壓調(diào)節(jié)回差 施密特觸發(fā)器可由 555 定時器構(gòu)成，也可用專門的集成電路實現(xiàn)。四、單穩(wěn)態(tài)觸發(fā)器 也屬于脈沖整形電路，可將輸入的觸發(fā)脈沖變換為寬度和幅度都符合要求的矩形脈沖，還常用于脈沖的定時、整形、展寬（延時