中職數(shù)字電子技術題庫-判斷題

1、數(shù)字電子技術習題庫判斷題題1.邏輯電路中，一律用“1”表示高電平，用“02.“與”門的邏輯功能是“有1出1，全0出0”3.“異或”門的邏輯功能是“相同出0，不同出1”4.常用的門電器中，判斷兩個輸入信號是否相同的門電路是“與非”門。（）5.由分立元件組成的三極管“非”門電路，實際上是一個三極管反相器。（）6.TTL集成“與非”門電路的輸入級是以多發(fā)射極晶體管為主。（）7.常見的小規(guī)模數(shù)字集成電路是TTL集成門和MOS集成門兩大系列。（）8. CMOS門電路是由PMOS和NMOS管組成的互補不對稱型邏輯門電路。（）9.CMOS傳輸門的輸入與輸出不可以互換，所以傳輸門又稱為單向開關。（）10.CM

2、OS“與非”門和反相器相連可以組成一個雙向模擬開關。（）11.用四位二進制代碼表示1位十進制數(shù)形成的二進制代碼稱為BCD碼。（）12.邏輯代數(shù)又稱為布爾代數(shù)。（）13.邏輯變量只有0和1兩種數(shù)值，表示事物的兩種對立狀態(tài)。（）14.常用的化簡方法有代數(shù)法和卡諾圖法。（）15.任何一個邏輯函數(shù)的表達式一定是唯一的（）16.任何一個邏輯表達式經(jīng)化簡后，其最簡式一定是唯一的（）17.我們常用的計算機鍵盤是由譯碼器組成的（ ）18.優(yōu)先編碼器中，允許幾個信號同時加到輸入端，所以，編碼器能同時對幾個輸入信號進行編碼。（ ）19.常見的8-3線編碼器中有8個輸出端，3個輸入端。（）20.輸出n位代碼的二進制

3、編碼器，最多可以有2n個輸入信號。（）21.8421BCD碼是最常用的二-十進制碼。（）22.在優(yōu)先編碼器中，幾個輸入信號同時到來時，數(shù)字大的信號總是被優(yōu)先編碼。（）23.二-十進制譯碼器的功能與二-十進制編碼器的功能正好相反。（）24.二-十進制譯碼器對8421BCD碼以外的四位代碼拒絕翻譯。（）25.電子手表常采用分段式數(shù)碼顯示器。（）26.觸發(fā)器在某一時刻的輸出狀態(tài)，不僅取決于當時輸入信號的狀態(tài)，還與電路的原始狀態(tài)有關。（）27.觸發(fā)器進行復位后，其兩個輸出端均為0.（）28.觸發(fā)器與組合電路兩者都沒有記憶能力。（）29.基本RS觸發(fā)器可由兩個“或非”門交叉耦合構成。（）30.觸發(fā)器只需

4、要具備兩個穩(wěn)定功能，不必具有記憶功能。（）31.基本RS觸發(fā)器要受時鐘脈沖的控制。（）32.表示觸發(fā)器原來所處的狀態(tài)，即現(xiàn)態(tài)。（）33.當CP處于下降沿時，觸發(fā)器的狀態(tài)一定發(fā)生翻轉。（）34.所謂單穩(wěn)態(tài)觸發(fā)器，只有一個穩(wěn)定狀態(tài)，而不具有其他的狀態(tài)。（）35.JK觸發(fā)器能夠克服RS觸發(fā)器存在的缺點。（ ）36.寄存器具有記憶功能，可用于暫存數(shù)據(jù)。（）37.74LS194可執(zhí)行左移、右移、保持等幾種功能。（）38.在異步計數(shù)器中，當時鐘脈沖到達時，各觸發(fā)器的翻轉是同時發(fā)生的。（）39.可逆計數(shù)器既能作加法計數(shù)，又能作減法計數(shù)。（）40.計數(shù)器計數(shù)前不需要先清零。（）41.計數(shù)器只能用于計數(shù)的場合。

5、（）42.74LS190只能進行十進制加法計數(shù)。（）43.通過采樣，一個在時間上連續(xù)變化的模擬信號就轉換為隨時間斷續(xù)變化的脈沖信號。（）44.模擬信號經(jīng)過采樣保持電路后，輸出信號電壓波形為三角形。（）45.把1V的電壓分成八個等級，最小量化單位為8.（）46.經(jīng)采樣保持電路輸出的信號幅值是斷續(xù)變化的脈沖信號。（）47.DAC0832是一種CMOS工藝的集成8位單片DAC。（）48.ADC0809是一種雙積分型的8位模/數(shù)轉換器。（）49.十進制數(shù)366化成二進制數(shù)為101101110（）50.采用OC門主要解決了TTL與非門不能線與的問題（）51.在全部輸入是0的情況下，“與非”運算的結果是邏

6、輯0（）52.在全部輸入是1的情況下，“或非”運算的結果是邏輯0（）53.在正邏輯的約定下，“1”表示高電平，“054.邏輯運算是0和1邏輯代碼的運算，二進制運算也是0、1數(shù)碼的運算。這兩種運算實際是一樣的。（）55.占空比的公式為：，則周期T越大占空比q越小。（）56.異或門的邏輯功能是：同出0，異出1.（）57.因為邏輯表達式A+B+AB=A+B成立，所以AB=0成立。（）58.邏輯代數(shù)式，則L1=L2.（）59.數(shù)字電路中用“0”和“160.數(shù)字電路中機器識別和常用的數(shù)制是十進制。（）61.在時間上和數(shù)值上作斷續(xù)變化的信號叫做模擬信號。（）62.8421BCD碼屬于有權碼。（）63.輸入

7、全為低電平“0”，輸出也為“0”時，必為“與64.8421碼1001比0001大。（）65.在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號，語言信號不是數(shù)字信號。（）66.表示一種功能的真值表是唯一的，而它的表達式和邏輯圖可能是多種形式。（）67.若兩個函數(shù)具有相同的真值表，則兩個邏輯函數(shù)必然相等。（）68.邏輯運算L=A+B含義是L等于A與B的和，而當A=1,B=1時，L=A+B=1+1=2。（）69.若,則B=D。（）70.數(shù)字電路與脈沖電路的研究對象是相同的。（）71.在時間上和數(shù)值上均作連續(xù)變化的電信號稱為數(shù)字信號。（）72.是邏輯代數(shù)的非非定律。（）73.或邏輯關系是“有0出0，見1出1”

8、74.譯碼是編碼的逆過程。（）75.數(shù)據(jù)選擇器是一個單輸入、多輸出的組合邏輯電路。（）76數(shù)據(jù)分配器能把傳輸總線上的數(shù)據(jù)有選擇地傳送到不同的輸出端。（）77.組合邏輯電路任何時刻的輸出狀態(tài)，直接由當時的輸入狀態(tài)和輸入信號作用前的狀態(tài)決定。（）78.組合邏輯電路的分析是給定功能畫出邏輯圖。（）79.譯碼器的功能是將二進制碼還原成給定的信號符號。（）80.組合邏輯電路的設計是指給定邏輯功能畫出邏輯圖。（）81.在8線3線編碼器中，輸入信號為8位二進制代碼，輸出為3個特定對象。（）82.在二十進制編碼器中，8421BCD編碼器是唯一的。（）83.8421BCD編碼器，可以任意選擇四位二進制代碼中的1

9、0種組合。（）84.TTL門輸入端口為“或”邏輯關系時，多余的輸入端應接抵電平。（）85.組合邏輯電路的輸出只取決于輸入信號的現(xiàn)態(tài)。（）86.3線8線譯碼器電路是三八進制譯碼器。（）87.已知邏輯功能，求解邏輯表達式的過程稱為邏輯電路的設計。（）88.編碼電路的輸入量一定是人們熟悉的十進制數(shù)。（）89.2位二進制編碼器有4個輸入端，2個輸出端。（）90.組合邏輯電路具有記憶能力。（）91.在8421BCD編碼器，其輸出端為BCD碼。（）92.譯碼器是一種多個輸入端和單個輸出端電路。（）93.用N位二進制代碼對N個信號進行編碼的電路叫做二進制編碼器。（）94.74LS138集成芯片可以實現(xiàn)任意變

10、量的邏輯函數(shù)。（）95.組合邏輯電路中的每一個門實際上都是一個存儲單元。（）96.共陰極結構的顯示器需要低電平驅動才能顯示。（）97.三態(tài)門的輸入有三種狀態(tài)。（）98.CMOS門輸入端口為“與”邏輯關系時，多余的輸入端應接高電平。（）99.觸發(fā)器能夠存儲一位二值信號。（）100.當放大器具有正反饋電路時，電路必然產(chǎn)生自激振蕩。（）101.將JK觸發(fā)器的J、K端連接在一起作為輸入端，就構成D觸發(fā)器。（）102.觸發(fā)器與門電路一樣，輸出狀態(tài)僅取決于觸發(fā)器的即時輸入情況。（）103.時鐘脈沖的主要作用是使觸發(fā)器的輸出狀態(tài)穩(wěn)定。（）104.基本RS觸發(fā)器的、信號不受時鐘脈沖的控制，就能將觸發(fā)器置1或置

11、0.（）105.主從JK觸發(fā)器能夠避免觸發(fā)器空翻現(xiàn)象。（）106.主從觸發(fā)器電路中，主觸發(fā)器和從觸發(fā)器輸出狀態(tài)的翻轉是同時進行的。（）107.同步RS觸發(fā)器只有在CP信號到來后，才依據(jù)R、S信號的變化來改變輸出的狀態(tài)。（）108.僅具有保持和翻轉功能的觸發(fā)器是RS觸發(fā)器。（）109.基本RS觸發(fā)器具有“空翻”現(xiàn)象。（）110.D觸發(fā)器的輸出總是跟隨其輸入的變化而變化。（）111.主從型JK觸發(fā)器的從觸發(fā)器開啟時刻在CP下降沿到來時。（）112.觸發(fā)器和邏輯門一樣，輸出取決于輸入狀態(tài)。（）113.凡采用電位觸發(fā)方式的觸發(fā)器，都存在“空翻”現(xiàn)象。（）114.集成計數(shù)器通常都具有自啟動能力。（）11

12、5.使用3個觸發(fā)器椹的計數(shù)器最多有8個有效狀態(tài)。（）116.同步時序邏輯電路中各觸發(fā)器的時鐘脈沖CP不一定相同。（）117.十進制計數(shù)器是用十進制數(shù)碼“09”118.時序電路無記憶功能。（）119.從電路結構看，時序電路僅由各種邏輯門組成。（）120.所謂計數(shù)器就是具有計數(shù)功能的時序邏輯電路。（）121.三位二進制加法計數(shù)器，最多能計6個脈沖信號。（）122.通常將二進制計數(shù)器與五進制計數(shù)器相串，可得到十進制計數(shù)器，若將十進制計數(shù)器與六進制計數(shù)器相串，可得到十六進制計數(shù)器。（）123.組成計數(shù)器電路的器件必須具有記憶功能。（）124.構成計數(shù)器電路的器件必須具有記憶能力。（）125.移位寄存器

13、只能串行輸出。（）126.移位寄存器每輸入一個時鐘脈沖，電路中只有一個觸發(fā)器翻轉。（）127.計數(shù)器、寄存器都是組合門電路。（）128時序邏輯電路與組合門電路相結合可以實現(xiàn)多種邏輯功能，例如計數(shù)譯碼電路等，目前多采用集成組件。（）129.移位寄存器就是數(shù)碼寄存器，它們沒有區(qū)別。（）130.觸發(fā)器實質上就是一種功能最簡單的時序邏輯電路，是時序電路、存儲記憶電路的基礎。（）131.時序邏輯電路在結構方面的特點是：由具有控制作用的邏輯門電路和具有記憶作用的觸發(fā)器兩部分組成。（）132.使用3個觸發(fā)器構成的計數(shù)器最多有8個有效狀態(tài)。（）133.同步時序邏輯電路中各觸發(fā)器的時鐘CP不一定相同。（）134

14、.用移位寄存器可以構成8421BCD碼計數(shù)器。（）135.十進制計數(shù)器是用十進制數(shù)“09”136.利用集成計數(shù)器芯片的預置數(shù)功能可獲得任意進制的計數(shù)器。（）137.多諧振蕩器在觸發(fā)信號作用下輸出矩形脈沖。（）138.多諧振蕩器沒有穩(wěn)態(tài)，因此又稱為無穩(wěn)態(tài)電路。（）139.單穩(wěn)態(tài)觸發(fā)器由暫穩(wěn)態(tài)翻回穩(wěn)態(tài)是地，需要外加觸發(fā)信號。（）140.單穩(wěn)態(tài)觸發(fā)器經(jīng)信號觸發(fā)后，新的狀態(tài)只能暫時保持。（）141.施密特觸發(fā)器的狀態(tài)轉換及維持取決于外加觸發(fā)信號。（）142.多諧振蕩器有兩個信號輸出端，但是輸出信號極性是相反的。（）143.單穩(wěn)態(tài)觸發(fā)器工作時不需要外加觸發(fā)信號就能自動地從穩(wěn)態(tài)翻轉到暫穩(wěn)態(tài)。（）144.施

15、密特觸發(fā)器作為整形應用時，往往增大回差電壓；而作為幅度鑒別時，則要求越小越好。（）145.施密特觸發(fā)器有兩個不同的觸發(fā)電平，且存在回差電壓。（）146.多諧振蕩器輸出的信號為矩齒波。（）147.多諧振蕩器工作時不需要外加觸發(fā)信號，且只有兩個暫穩(wěn)態(tài)。（）148.單穩(wěn)態(tài)觸發(fā)器電路的最大工作頻率，由外加觸發(fā)脈沖的頻率決定。（）149.單穩(wěn)態(tài)觸發(fā)器可用于脈沖整形和脈沖定時，但不能用于脈沖展寬。（）150.施密特觸發(fā)器與一般雙穩(wěn)態(tài)觸發(fā)器的區(qū)別在于，前者是電位觸發(fā)，后者是脈沖觸發(fā)。（）151.施密特觸發(fā)器可以對任意幅度的信號進行整形。（）152.施密特觸發(fā)器是具有兩個穩(wěn)定狀態(tài)，但卻只有一個觸發(fā)電平。（）1

16、53.DAC的最大輸出電壓一定時，其位數(shù)越多，分辨率越小，精度越低。（）154.ADC的位數(shù)越多，分辨率就越高。（）155.DAC的最大靜態(tài)轉換誤差是由于參與電壓偏離標準值、運算放大器的零點漂移、模擬開關的壓降、電阻值的偏差等原因引起。（）156.ADC0809采用并聯(lián)比較型A/D轉換原理，應用非常廣泛。（）157.DAC0832是8 位分辨率的D/A轉換集成芯片，以其價格低廉、接口簡單、轉換控制容易等優(yōu)點，在單片機應用系統(tǒng)中得到廣泛的應用。（）158.將十進制數(shù)轉換為N進制數(shù)時，小數(shù)部分采用乘基取整法，先得到的整數(shù)為低位。（ ）159.用一定位數(shù)的二進制數(shù)來表示十進制數(shù)碼、字母、符號等信息稱

17、為代碼。（）160.邏輯代數(shù)中的0和1并不表示數(shù)量的大小，而是表示兩種對立的邏輯狀態(tài)。（）161.在輸入全為0情況下，“或非”運算的結果是邏輯0。（）162.任一邏輯函數(shù)的全部最小項的和必為1。（）163.三態(tài)門和OC門輸出端不允許并聯(lián)使用。（ ）164.或門、或非門等TTL電路的多余輸入端不能接地，只能懸空。（ ）165.對于TTL電路、與非門的多余輸入端接地時，輸出端的狀態(tài)為1。（ ）166.組合邏輯電路中有記憶單元。（ ）167.組合邏輯電路的分析和設計是兩個相反的過程。（ ）168.譯碼是編碼的逆過程。（）169.二-十進制譯碼器有10根輸入線，4根輸出線。（ ）170.利用集成譯碼器

18、74LS138可以構成1路-8路數(shù)據(jù)分配器。（ ）171.觸發(fā)器的輸出端、時的狀態(tài)稱為1狀態(tài)。（ ）172.觸發(fā)器沒有記憶功能。（ ）173.觸發(fā)器的次態(tài)僅與輸入信號狀態(tài)有關，與觸發(fā)器的現(xiàn)態(tài)無關。（ ）174.基本寄存器只能并行送入數(shù)據(jù)，需要時也只能并行輸出。（ ）175.在數(shù)字電路中，能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器。（ ）176異步時序邏輯電路的所有觸發(fā)器受同一時鐘脈沖控制。（ ）177.主從JK觸發(fā)器功能完善，但是輸入信號J 、K之間有約束條件。（ ）178.邊沿D觸發(fā)器存在一次變化問題。（ ）179.TTL或非門多余輸入端可以接高電平。（ ）180.寄存器屬于組合邏輯電路。（ ）181.555定時器可以構成多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器。（ ）182.石英晶體振蕩器的振蕩頻率取決于石英晶體的固有頻率。（ ）183.PLA的與陣列和或陣列均可編程。（ ）184.八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個。（ ）185.關門電平UOFF是允許的最大輸入高電平。（ ）186.最常見的單片集成DAC屬于倒T型電阻網(wǎng)絡DAC。（ ）187. 如果變量和函數(shù)值均只能取0或1的函數(shù)稱為邏輯函數(shù)( )188.數(shù)字電路處理的信息是二進制數(shù)碼。( )189.電路中觸頭串聯(lián)關系可用邏輯與即邏輯乘() 的關系表達；電路中觸頭并聯(lián)關系可用邏輯或即邏輯加() 的關系表達(