組合邏輯電路設計

1、 實驗報告實驗題目 組合邏輯電路設計二、實驗目的1.熟悉邏輯函數(shù)的建立和化簡方法。2.掌握組合邏輯電路的設計和測試方法三、實驗原理1.組合邏輯電路組合邏輯電路的特點是任一時刻(ti)的穩(wěn)態(tài)輸出僅決定于同一時刻(ti)的輸入狀態(tài)，而與前一時刻(ti-1)的輸出狀態(tài)無關。下圖是組合邏輯電路的一般方框圖，可以邏輯函數(shù)表示為Fi=f(A1, A2,An),(i=1,2,m)。式中，(A1, A2,An)為輸入變量。輸出變量F1,F2,Fm僅決定于各輸入變量在同一時刻的狀態(tài)。組合邏輯電路設計是根據(jù)邏輯功能，確定邏輯電路圖的過程。一般的設計步驟如下：（1）根據(jù)邏輯功能的要求，設計邏輯函數(shù)的輸入變量和輸出變

2、量，然后按邏輯功能列出真值表。（2）由真值表寫出邏輯表達式，并進行化簡。（3）按表達式畫出邏輯電路圖。（4）驗證設計方案。2.加法器的邏輯功能及相應的設計方法介紹（1）半加器半加器的功能是完成兩個一位二進制數(shù)(An,Bn)的加法運算，要求輸出和數(shù)(Sn)及進位數(shù)(Cn)。按此邏輯功能可以列出其真值表：AnBnSnCn0000011010101101從表中可見，這種加法運算只考慮了本位的被加數(shù)與加數(shù)An和Bn，沒有考慮由低位來的進位，所以把這種加法運算的電路稱為半加器。由真值表可得到邏輯表達式SCSn和Cn的表達式已是最簡表達式，實現(xiàn)其功能的邏輯電路有多種形式。下圖是用異或門和門組成的半加器電路

3、。如用其他門實現(xiàn)半加器功能需將上述二式進行相應變換。如圖是半加器的邏輯符號。（2）全加器全加器有三個輸入端，兩個輸出端，其邏輯符號如圖所示。圖中An,Bn,Cn-1,分別為被加數(shù)，加數(shù)和低位來的進位數(shù)，Sn為全加和數(shù)，Cn為進位數(shù)。根據(jù)全加器的功能，可以列出其真值表為：AnBnCn-1SnCn0000000110010100110110010101011100111111由真值表寫出Sn和Cn的邏輯表達式SC由以上兩式可畫出全加器的邏輯圖。也可將以上兩式加以變化，用不同的門電路組成全加器。實驗方法和步驟1.半加器的設計調(diào)試與測量（1）推導出用與非關系表達的邏輯函數(shù)。（2）根據(jù)推導出的邏輯函數(shù)設

4、計用二輸入與非門組成的半加器并插接電路。（3）用74LS161組成四位二進制計數(shù)器。由信號發(fā)生器提高計數(shù)輸入信號CP(f=5KHZ)。（4）檢查電路無誤后，再插接5V電源。（5）用示波器觀測計數(shù)器的輸出信號QAQD。（6）用表中An和Bn的時序關系，從QAQD中確定兩個信號作為An和Bn信號接至相應的輸入端。（7）用示波器雙通道觀測An、Bn、Sn、Cn波形，畫出時序關系圖，并與真值表的邏輯關系相比較，驗證設計方案。2.全加器的設計調(diào)試與測量（1）推導出用與非關系表達的邏輯函數(shù)。（2）根據(jù)推導出的邏輯函數(shù)設計用與非門組成的半加器并插接電路。（3）（5）步同上（6）用表中An、Bn和Cn-1的時序關系，從QAQD中確定三個信號作為An、Bn和Cn-1信號，并接至相應的輸入端。（7）用示波器觀測An、Bn、Cn-1、Sn、Cn波形，畫出時序關系圖并與真值表的邏輯關系比較驗證之。五、實驗儀器和設備Tex tronix AFG 3051C GeneratorTex tronix TPS 1012C-EDU oscilloscopekeithley 2110 51/2 數(shù)字萬用表SUING SS1792F 直流電源雙蹤示波器