利用FPGA設(shè)計(jì)家用電器

1、【W(wǎng)ord版本下載可任意編輯】 利用FPGA設(shè)計(jì)家用電器引言 電能源的有效使用不但降低了家電的成本，而且保護(hù)了環(huán)境。大部分家電，例如冰箱、洗衣機(jī)、甩干機(jī)、洗碗機(jī)以及空調(diào)等，都是由電機(jī)系統(tǒng)驅(qū)動(dòng)的。這類(lèi)系統(tǒng)包括電源、電機(jī)、電機(jī)控制電路以及機(jī)械系統(tǒng)。有很多方法可以提高系統(tǒng)的效率： 維持電壓電平； 降低相位不平衡； 維持功率因子； 維持良好的電源質(zhì)量； 使用可調(diào)速率驅(qū)動(dòng)器或者兩速電機(jī)； 控制溫度； 監(jiān)控電機(jī)工作速度。 利用數(shù)字電路或者FPGA來(lái)控制模擬電機(jī)電路能夠大大降低系統(tǒng)成本和功耗。FPGA不但節(jié)省能源，而且還具有嵌入式數(shù)字信號(hào)處理(DSP)模塊、微控制器和I/O接口等功能，完全可以實(shí)現(xiàn)家電設(shè)計(jì)。

2、 脈沖寬度調(diào)制 實(shí)現(xiàn)數(shù)控模擬電機(jī)電路常用的方法是采用脈沖寬度調(diào)制(PWM)。在PWM中，方波的時(shí)間周期為常數(shù)，而信號(hào)高電平的時(shí)間TON受到調(diào)制發(fā)生變化，因此可以調(diào)整信號(hào)的占空比和平均直流值。在數(shù)字系統(tǒng)的幫助下，PWM是控制模擬電路有效的方法。圖1的例子顯示了數(shù)字脈沖的“接通”時(shí)間。 其實(shí)際應(yīng)用包括電壓穩(wěn)壓，通過(guò)調(diào)整占空比、控制輸出電壓到達(dá)需要的電平。另一個(gè)例子是能量傳送，傳送的平均能量是調(diào)制占空比的函數(shù)。根據(jù)不同的應(yīng)用方式，可以在簡(jiǎn)單電壓穩(wěn)壓應(yīng)用中采用Altera MAX II CPLD來(lái)實(shí)現(xiàn)PWM，也可以利用Cyclone III FPGA內(nèi)部DSP模塊，通過(guò)復(fù)雜控制算法實(shí)現(xiàn)PWM。 UP和

3、DOWN輸入信號(hào)用于調(diào)整輸出信號(hào)的占空比，由微控制器產(chǎn)生該信號(hào)。個(gè)模塊利用所有MAX II器件中都有的內(nèi)部UFM振蕩器來(lái)產(chǎn)生不同頻率的兩路時(shí)鐘。這一模塊的4位輸出信號(hào)DUTY_CYCLE，根據(jù)UP或者DOWN是否被置位而遞增或者遞減。第二路4位輸出信號(hào)COUNT在模塊產(chǎn)生的高頻時(shí)鐘驅(qū)動(dòng)下，連續(xù)遞增。該信號(hào)在第二模塊中與同頻的DUTY_CYCLE開(kāi)展比照，比照結(jié)果是單比特輸出，被分配給終輸出信 號(hào)PWM。4位可變信號(hào)DUTY_CYCLE支持輸出信號(hào)占空比有16種不同的變化。在這 一設(shè)計(jì)實(shí)現(xiàn)中，輸入U(xiǎn)P的優(yōu)先級(jí)要高于DOWN。因此，如果二者同時(shí)是高電平，輸出信號(hào)的占空比增大。 Cyclone II

4、I FPGA中的嵌入式DSP模塊是設(shè)計(jì)復(fù)雜節(jié)能電機(jī)控制系統(tǒng)的關(guān)鍵單元。白色家電生產(chǎn)商利用基于FPGA的DSP IC，不但縮短了開(kāi)發(fā)時(shí)間，降低了開(kāi)發(fā)成本，而且其設(shè)計(jì)不會(huì)過(guò)時(shí)，不需要重新設(shè)計(jì)電路板。FPGA為DSP應(yīng)用以及必要的大吞吐量DSP提供了可配置解決方案，由于在 硬件中可以重新配置FPGA，在實(shí)現(xiàn)復(fù)雜電機(jī)控制DSP功能時(shí)，可以利用FPGA的全硬件定制特性。因此，在FPGA中實(shí)現(xiàn)的DSP系統(tǒng)具有定制體系構(gòu)造、定制總線(xiàn)構(gòu)造、定制存儲(chǔ)器、定制硬件加速模塊以及數(shù)量可變的乘法累加(MAC)模塊。 要提高交流電機(jī)的運(yùn)行效率，內(nèi)部磁鐵的位置應(yīng)該和交流電壓頻率相一致。采用傳感器來(lái)探測(cè)磁鐵轉(zhuǎn)子的位置，來(lái)相應(yīng)

5、地調(diào)整電壓頻率。這一方法和伺服控制鎖相環(huán)(PLL)系統(tǒng)相似，但是利用DSP來(lái)完成任務(wù)。 新一代家電需要采用更復(fù)雜的電路來(lái)監(jiān)視電機(jī)以及家電的整體安康狀態(tài)。利用Cyclone III FPGA DSP實(shí)現(xiàn)的控制算法設(shè)計(jì)要比ASSP和ASIC實(shí)現(xiàn)的系統(tǒng)更加靈活。FPGA具有可編程特性，可以隨著市場(chǎng)需求的變化，參加或者修改新功能。參加以太網(wǎng)知識(shí)產(chǎn)權(quán)(IP)內(nèi)核，F(xiàn)PGA通過(guò)互聯(lián)網(wǎng)協(xié)議網(wǎng)絡(luò)開(kāi)展通信，在系統(tǒng)停機(jī)之前，按計(jì)劃開(kāi)展維護(hù)，還可以在用戶(hù)的家庭網(wǎng)絡(luò)中實(shí)現(xiàn)無(wú)線(xiàn)通信設(shè)計(jì)。 微控制器 新一代家電的用戶(hù)接口和其他功能控制將采用微控制器。帶有嵌入式微控制器的FPGA提供了集成解決方案，并不需要其他的外部專(zhuān)用處

6、理器。嵌入式處理器設(shè)計(jì)人員面臨的一個(gè)主要挑戰(zhàn)是如何選擇一款合適的處理器，它既不會(huì)浪費(fèi)性能，也不會(huì)犧牲特性。設(shè)計(jì)人員利用Altera的Nios II軟核處理器，可以實(shí)現(xiàn)切合需求的硬件(CPU、外設(shè)、定制硬件加速器)和軟件(存儲(chǔ)器接口)，在成本上也能夠滿(mǎn)足每一新家電設(shè)計(jì)的不同要求。 此外，對(duì)于剛開(kāi)始FPGA設(shè)計(jì)的工程師，利用Altera的Nios II C語(yǔ)言至硬件加速(C2H)編譯器，使用ANSI C語(yǔ)言而不是原理圖或者RLT輸入來(lái)設(shè)計(jì)嵌入式處理器系統(tǒng)。 LCD顯示屏接口 F PGA的內(nèi)置LVDS I/O接口支持直接耦合，可驅(qū)動(dòng)簡(jiǎn)單文本或者視頻質(zhì)量的顯示屏，因此，系統(tǒng)中的顯示器可以很容易采用視頻處理器和時(shí)序控制器。Cyclone III FPGA可以設(shè)計(jì)配置為圖像增強(qiáng)引擎，驅(qū)動(dòng)典型的液晶顯示(LCD)接口。經(jīng)過(guò)優(yōu)化的IP MegaCore功能，例如去隔行、縮放器、濾波器和色彩空間轉(zhuǎn)換器的視頻圖像處理(VIP)包，能夠處理來(lái)自任何源的視頻輸入，并輸出至LCD顯示屏，如支持網(wǎng)絡(luò)功能的電冰箱視頻顯示屏等。 總結(jié) 低成本FPGA和CPLD利用支持DSP算法的集成單芯片解決方案，幫助家電設(shè)計(jì)人員靈活地實(shí)現(xiàn)節(jié)能