精解SPI的CPHA時鐘相位與CPLK時鐘極性

1、精解SPI的CPHA時鐘相位與CPLK時鐘極性Netjob2009-08-01使用SPI模塊都要設CPHA相位與CPLK時鐘有效極性，這個確實是煩到好多人的。其實這個設置也是比較簡單的。先來講講SPI的CPLK時鐘有效極性CPLK時鐘有效極性，有效當然是相對無效或是空閑而言的。要傳輸8位數(shù)據(jù)，需要8個時鐘脈沖。那么這8個脈沖之前和之后的時鐘狀態(tài)，可以認為是時鐘空閑狀態(tài)或無效狀態(tài)。因為此事SCK沒變化，保持在某個狀態(tài)。從上圖中可以看出，（CPOL=0）的SCK波形，它有（傳輸）8個脈沖，而在脈沖傳輸前和完成后都保持在【低電平狀態(tài)】此時的狀態(tài)就是時鐘的空閑狀態(tài)或無效狀態(tài)，因為此時沒有脈沖，也就不會

2、有數(shù)據(jù)傳輸。同理得出，（CPOL=）1的圖，時鐘的空閑狀態(tài)或無效狀態(tài)時SCK是保持【高電平的】再來講解何為SPICPHA相位.簡單的講，就是數(shù)據(jù)線上，MCU或FLASH外設對數(shù)據(jù)的采樣時刻。例如ATMELARM7的CPHA時鐘相位定義如下：0=數(shù)據(jù)在SPCK起始邊沿改變，在SPCK下一個邊沿捕獲。1=數(shù)據(jù)在SPCK起始邊沿捕獲，在SPCK下一個邊沿改變。我們知道，數(shù)據(jù)線上可以分兩種時刻：【采樣-保持時刻】和【變化更新時刻】要對數(shù)據(jù)進行采樣，當然就要求數(shù)據(jù)要保持穩(wěn)定，不要發(fā)生變化。是吧？這個大家都明白。atu$RegisterRead(OpcodeD7H)csSCKSCKOPCODE1X11X1

3、MSBSTATUSREGISTERDATASTATUSFSOHIGH-IMPEDANCEDYDYDXDYDXDYDYDXDYDXDSOHIGH-IMPEDANCEDYDYDXDYDXDYDYDXDYDXDMSBwseMSB我們看上面的圖，發(fā)現(xiàn)數(shù)據(jù)SI是對應SCK的第一個時鐘沿，再仔細看，數(shù)據(jù)是在SCK的第一個時鐘邊沿保持穩(wěn)定【數(shù)據(jù)被采樣捕獲】在下一個邊沿改變【SCK的下降沿數(shù)據(jù)改變】因此我們得出結論：AT45DB642DB系列FLASH是【數(shù)據(jù)在第一個時鐘沿被采樣捕獲】或【數(shù)據(jù)在SPCK起始邊沿捕獲，在SPCK下一個邊沿改變】我們再看看CC2500我們再看看CC2500的時序圖:下面看Figu

4、reS3.SP1傳輸格式（MCPHA二1;每次傳輸8位）SPGKcycle(forre怕SPGKcycle(forre怕renee)1SPCKfCPOL=0)5e7-9SPCK(CPOL=1)MOSI(froirimaster)XMSBdCZOKZ2XMISO（fromslave）看上面圖，可以看出，首先（MOSI(froirimaster)XMSBdCZOKZ2XMISO（fromslave）看上面圖，可以看出，首先（CPOL=0）的SPCK平的。由于pHA=1,就是時鐘邊沿（起始邊沿）數(shù)據(jù)被捕獲。第二個時鐘邊沿改變（數(shù)據(jù)鎖存）。MSB圖，它的時鐘開始是低說MOSI和MISO的電平的（空閑時

5、保持和被采樣捕獲是在數(shù)據(jù)保持低電平）,結束后也SPCK的是低電第一個當CPOL=0的是上升沿數(shù)據(jù)捕獲，下降沿數(shù)據(jù)鎖存。（開始的SPCK是低電平空閑）當CPOL=1的是下升沿數(shù)據(jù)捕獲，上降沿數(shù)據(jù)鎖存。（開始的SPCK是高電平空閑）再看圖：再看圖：平的。由于PHA=0,就是說MOSI和MISO的在SPCK的第一個時鐘邊沿數(shù)據(jù)改變鎖存（起始邊沿）。第二個時鐘邊沿數(shù)據(jù)被捕獲。當CPOL=0的是上升沿數(shù)據(jù)鎖存，下降沿數(shù)據(jù)捕獲。（開始的SPCK是低電平空閑）當CPOL=1的是下升沿數(shù)據(jù)鎖存，上降沿數(shù)據(jù)捕獲。（開始的SPCK是高電平空閑）F面是晶門科技的SS1D1351SPI接口方式的時序圖:SCLK（R.

6、-W=何砧）SDINiBO）SDINiBO）這款控制器使用在TFTLCD,OLED上面。它的SPI方式：SCLK開始的時刻可以是高或低電平。SCLK的粗實線是上升沿箭頭，說明是數(shù)據(jù)被捕獲。下降沿數(shù)據(jù)改變（鎖存）。由于SCLK的空閑無效狀態(tài)可以是低電平，也可以是高電平。因此：如果SCLK的（CPOL=0）的空閑無效是低電平，那么數(shù)據(jù)是在第一個時鐘沿（上升）被捕獲。在下一個邊沿（下降）數(shù)據(jù)改變（鎖存）。如果SCLK的（CPOL=1）的空閑無效是高電平，那么數(shù)據(jù)是在第一個時鐘沿（下降）數(shù)據(jù)改變（鎖存）。在下一個邊沿（上升）數(shù)據(jù)被采樣捕獲。圖佬4數(shù)抵時鐘時用圖CPOLCPHA=1mCPOL-OMISO

7、W(fronnTi3圖佬4數(shù)抵時鐘時用圖CPOLCPHA=1mCPOL-OMISOW(fronnTi35ter)譏MOSi(Fromslave)i-.Sor1&bsdnpenlngonDataFranceFormSt(ev5PLCR1|1(toCAPTLRESTROBECPHA=0CPOL=0VUSt(fromnnasier“6or16bi$onFrameFcnniau(&VUSt(fromnnasier.葡OSIromslave)LSBit看上面的圖STM32的SPI這個圖，LSBit【CPOL=1】時鐘脈沖的【開始】，【結束】都是無效狀態(tài)、空閑的，CLK是高電平的。ATMEL說的時鐘脈沖在

8、空閑時的電平是高電平的則CPOL=1;STM32說的“如果CPOL被復位SCK引腳在空閑狀態(tài)保持高電平；”【CPOL=0】時鐘脈沖的【開始】，【結束】都是無效狀態(tài)、空閑的，CLK是低電平的。ATMEL說的”時鐘脈沖在空閑時的電平是低電平的則CPOL=0;“STM32說的“如果CPOL被置位，SCK引腳在空閑狀態(tài)保持低電平；”【CPHA=1】表示第二個邊沿數(shù)據(jù)被采樣捕獲，第一個邊沿被鎖存【數(shù)據(jù)改變時刻】【CPHA=0】表示第一個邊沿數(shù)據(jù)被采樣捕獲，第二個邊沿被鎖存【數(shù)據(jù)改變時刻】STM32的初始化代碼：SPI_InitStructure.SPI_Direction=SPI_Direction_1

9、Line_Tx;SPI_InitStructure.SPI_Mode=SPI_Mode_Master;SPI_InitStructure.SPI_DataSize=SPI_DataSize_8b;/時鐘脈沖的【開始】，【結束】都是高電平：無效狀態(tài)、空閑的SPI_InitStructure.SPI_CPOL=SPI_CPOL_High;/數(shù)據(jù)在第二個邊沿沒采樣捕獲，第一個邊沿被鎖存【改變時刻】SPI_InitStructure.SPI_CPHA=SPI_CPHA_2Edge;SPI_InitStructure.SPI_NSS=SPI_NSS_Soft;SPI_InitStructure.SPI_

10、BaudRatePrescaler=SPI_BaudRatePrescaler_4;SPI_InitStructure.SPI_FirstBit=SPI_FirstBit_MSB;SPI_InitStructure.SPI_CRCPolynomial=0;SPI_Init(SPI1,&SPI_InitStructure);最后要注意，NXP的ARM對SCK的時鐘有效極性說明的設置方法是與ATMEL的相反的。NXP的說明是這樣的：SPI控制寄存器SOSPCR-OxEOOlOOOO)SPCR寄存器棍據(jù)每個配置位的設定來控制SPI的操作110SPI制卷存器fS0SPCR-OxEO02OOO(nSPCR功能描述復位值2:0保留保留T用戶軟件不要向其寫入5從.保常位讀出勺值未披宦義匚NA3CPHA吋鐘相位控制決定SPI傳輸時數(shù)據(jù)和時鐘的關系并控制從機傳輸?shù)钠鹗己徒Y束“當該位為蚩時，數(shù)據(jù)在SiCK的第二亍時鐘沿采樣。當!SSEL信號激活時，倩輸從第一個時鐘沿開始并在毘后一個采樣時鐘沿第束*當該位為0時.數(shù)據(jù)在SCK的第一個時鐘沿采樣傳輸從SSEL信號敝活瞇開始.并在SSEL信陸無效吋結束。0斗CPOL吋鐘極性控制當該位為I時，SCK為低有效.為0時.CK為高有效。05MSIK主模式選擇口為1時.5PI處于主模式。為D時.SFI處于從根06LSB