北科大組成原理課件第6章計(jì)組

1、1第6章 中央處理機(jī)組織 本章學(xué)習(xí)導(dǎo)讀:(1) CPU的結(jié)構(gòu)、功能、時(shí)序控制方式及指令執(zhí)行過程。(2) CPU的2種實(shí)現(xiàn)方式：組合邏輯和微程序控制 。2CPU概念：執(zhí)行指令的部件，與其它功能部件進(jìn)行信息交換，并控制它們的操作。包含運(yùn)算器和控制器兩大部分。CPU基本功能：讀取并執(zhí)行指令，包括指令控制：產(chǎn)生下一條指令在內(nèi)存中的地址；操作控制：產(chǎn)生各種操作信號(hào)送往相應(yīng)部件，以控制完成指令所要求的動(dòng)作；時(shí)序控制：對(duì)各種操作信號(hào)實(shí)施時(shí)間上的控制，保證計(jì)算機(jī)有條不紊的連續(xù)自動(dòng)工作；數(shù)據(jù)加工：執(zhí)行所有的算術(shù)運(yùn)算和邏輯運(yùn)算。36.1 CPU的邏輯組成運(yùn)算部件寄存器設(shè)置時(shí)序系統(tǒng)（時(shí)序發(fā)生器）微操作命令產(chǎn)生部件（

2、控制器CU）CPU內(nèi)部數(shù)據(jù)通路結(jié)構(gòu)（總線）4CPU 結(jié)構(gòu)框圖PC IR指令控制操作控制時(shí)間控制數(shù)據(jù)加工處理中斷ALU 寄存器中斷系統(tǒng)CU 時(shí)序電路寄存器ALU 中斷 系統(tǒng)CUCPU控制總線數(shù)據(jù)總線地址總線5基本的運(yùn)算部件，沿?cái)?shù)據(jù)流向分為三級(jí)：6.1.1 運(yùn)算部件選擇器/鎖存器 ALU選擇器/鎖存器移位器功能控制操作數(shù)操作數(shù)初始進(jìn)位選擇命令選擇命令選擇命令第一級(jí)：輸入選擇器或鎖存器，決定接收哪個(gè)寄存器的內(nèi)容；第二級(jí)：基本算術(shù)邏輯運(yùn)算部件ALU，由控制命令選擇運(yùn)算功能(SN74181)；第三級(jí)：移位器。6CPU內(nèi)部設(shè)置多個(gè)寄存器，暫存數(shù)據(jù)信息和控制信息：6.1.2 寄存器設(shè)置用于處理的寄存器，存放

3、數(shù)據(jù)、地址等;用于控制的寄存器，暫存指令，程序狀態(tài)等;用作主存接口的寄存器，暫存主存地址和數(shù)據(jù)。71. 用于處理的寄存器通用寄存器組：每個(gè)寄存器設(shè)有編號(hào)，可編程訪問；具有多種功能：提供操作數(shù)、存放運(yùn)算結(jié)果、地址指針、變址寄存器、計(jì)數(shù)器等。存放操作數(shù)（滿足各種數(shù)據(jù)類型）；兩個(gè)寄存器拼接存放雙倍字長數(shù)據(jù)；存放地址，其位數(shù)應(yīng)滿足最大的地址范圍；用于特殊的尋址方式，段基值，棧指針等。82. 用于控制的寄存器指令寄存器IR：存放現(xiàn)行指令輸出用于產(chǎn)生微操作命令序列程序計(jì)數(shù)器PC：提供讀取指令的地址(順序,轉(zhuǎn)移), 又叫指令指針I(yè)P相對(duì)尋址程序狀態(tài)字寄存器PSW：內(nèi)容表示現(xiàn)行程序的狀態(tài)9程序狀態(tài)字寄存器PS

4、W：特征位(標(biāo)志位)：記錄程序執(zhí)行狀態(tài)。一條指令執(zhí)行后，根據(jù)運(yùn)行結(jié)果自動(dòng)修改特征位的有關(guān)內(nèi)容，作為決定程序流向的因素之一;包括進(jìn)位C、溢出V、零Z、負(fù)N、奇偶位P、允許中斷I(編程設(shè)定)等.程序優(yōu)先級(jí)：編程時(shí)設(shè)定程序優(yōu)先級(jí)，發(fā)生外部中斷請(qǐng)求時(shí)，通過比較優(yōu)先級(jí)決定是否響應(yīng)工作方式：CPU狀態(tài)分用戶態(tài)和管態(tài)用戶態(tài): CPU運(yùn)行用戶程序, 不允許使用某些特權(quán)指令管態(tài): CPU運(yùn)行操作系統(tǒng)等系統(tǒng)管理軟件，可使用某些特權(quán)指令10MARMBRMARMDRCPU主存地址總線k位數(shù)據(jù)總線n位容量 2Kn位ReadWrite3. 用作主存接口的寄存器CPU訪存時(shí)，先送出地址碼，然后送出數(shù)據(jù)或接受數(shù)據(jù);設(shè)置兩個(gè)寄存器，用戶不能直接編程訪問：11總線讀取指令時(shí)：PC MAR M總線寫入主存數(shù)據(jù)：CPU MBR M總線讀出主存數(shù)據(jù)：M MBR CPU設(shè)置MAR,MBR兩個(gè)寄存器，用戶不可見：地址寄存器MAR總線地址指針/地址計(jì)算結(jié)果 MAR M讀取操作數(shù)或存放運(yùn)算結(jié)果：數(shù)據(jù)緩沖寄存器MBR12連接CPU內(nèi)的寄存器與算術(shù)邏輯運(yùn)算部件；CPU內(nèi)部總線(ALU總線)模型機(jī)數(shù)據(jù)通路框圖：選擇器 ALU選擇器移位器R0功能控制R0R3C、DSP、PC+1CPU內(nèi)總線移位控制選擇控制R1R2R3CDMARMBRIRPCPSWSPCPR0CPR1CP