1數(shù)字電子設計部分六進制同步減法計數(shù)器資料

目錄目錄.................................................11數(shù)字電子設計部分...................................3題目一六進制同步減法計數(shù)器（無效態(tài)：010,011）.......31.1.1課程設計的目的..............................31.1.2設計的整體框圖..............................31.1.3設計過程...................................31.1.4邏輯電路圖..................................51.1.5實質電路圖..................................61.1.6實驗儀器....................................61.1.7實驗結論....................................6題目二序列發(fā)生器的設計（序列101110）...............71.2.1課程設計的目的..............................71.2.2設計的整體框圖..............................71.2.3設計過程....................................71.2.4邏輯電路圖..................................91.2.5實質電路圖..................................91.2.6實驗儀器...................................101.2.7實驗結論...................................101.3四位二進制同步加法計數(shù)器（0010）................10題目二四位二進制同步加法計數(shù)器（0010）.............101.3.1課程設計的目的.............................101.3.2設計的整體框圖.............................101.3.3設計過程...................................101.3.4邏輯電路圖.................................131.3.5實質電路圖.................................131.3.6實驗儀器...................................131.3.7實驗結論...................................131.3.8參照文件......................................14數(shù)字電子設計部分1.1數(shù)字電子技術課程設計報告（自動化專業(yè)）題目一六進制同步減法計數(shù)器（無效態(tài)：010,011）1.1.1課程設計的目的、認識同步減法計數(shù)器工作原理和邏輯功能。、掌握計數(shù)器電路的剖析，設計方法及應用。、學會正確使用JK觸發(fā)器。1.1.2設計的整體框圖六進制同步減法計數(shù)器CPY1.1.3設計過程狀態(tài)圖：/0/0/0/0/0000001100101110111/1選擇的觸發(fā)器名稱:采用三個CP降落沿觸發(fā)的邊緣JK觸發(fā)器輸出方程:nnnY=Q2Q1Q0狀態(tài)方程：nnQ1Q0Q2n000111100111000××××××1001100000110101圖1.1.1六進制同步減法計數(shù)器的次態(tài)卡諾圖、nn00011110Q1Q0nQ2010××10111圖1.1.2Qn+1的卡諾圖2nn00011110Q1Q0nQ2010××10010圖1.1.3Q1n+1的卡諾圖nn00011110Q1Q0Q2n010××11001圖1.1.4Q0n+1的卡諾圖由卡諾圖得出狀態(tài)方程為：nnnnnnQ2n1=Q2Q1Q0Q2Q1Q0Q1n1=nnQnnnn201+Q2Q0Q1QQn1nQ0=Q0驅動方程：nnnnJ2=Q1Q0J1=QQ0J0=12nnnnK2=Q1Q0K1=Q2Q0K0=1判斷可否自啟動010→011→001因此能進行自啟動1.1.4邏輯電路圖圖1.1.5邏輯電路圖1.1.5實質電路圖圖1.1.6實質電路圖1.1.6實驗儀器數(shù)字原理實驗系一致臺集成電路芯片：74LS112二片74LS08一片74LS00一片1.1.7實驗結論經過實驗可知，知足時序圖的變化，產生111→110→101→100→001→000→111的序列。1.2序列發(fā)生器的設計（檢測序列101110）題目二序列發(fā)生器的設計（序列101110）1.2.1課程設計的目的、認識序列發(fā)生器的工作原理和邏輯功能、掌握序列發(fā)生器電路的剖析，設計方法及應用。1.2.2設計的整體框圖CP序列發(fā)生器Y輸入脈沖串行序列輸出1.2.3設計過程1.狀態(tài)圖：/1/1/1/0/1000001100101110111/01.狀態(tài)方程nnQ1Q02n00011110Q001××11110nnn因此獲得Y=Q2Q1Q0nnQ1Q0Q2n000111100111000××××××1001100110101圖1.2.1六進制同步減法計數(shù)器的次態(tài)卡諾圖、nn00011110Q1Q0nQ2010××10111圖1.2.2Qn+1的卡諾圖2Q1nQ0n00011110nQ2010××10010圖1.2.3Q1n+1的卡諾圖Q1nQ0n00011110nQ2010××11001圖1.2.4Q0n+1的卡諾圖由卡諾圖得出狀態(tài)方程為：Q2n1nnnnnn=Q2Q1Q0Q2Q1Q0Q1n1=nnQnnnn201+Q2Q0Q1QQnQ0n1=Q0驅動方程：nnnnJ2=Q1Q0J1=QQ0J0=12nnnnK2=Q1Q0K1=Q2Q0K0=1判斷可否自啟動010→011→001因此能進行自啟動1.2.4邏輯電路圖圖1.2.5邏輯電路圖1.2.5實質電路圖圖1.2.6實質電路圖1.2.6實驗儀器數(shù)字原理實驗系一致臺集成電路芯片：74LS112二片74LS08一片74LS00一片1.2.7實驗結論經過實驗可知，知足時序圖的變化，產生101110的序列。1.3四位二進制同步加法計數(shù)器（0010）題目二四位二進制同步加法計數(shù)器（0010）1.3.1課程設計的目的、認識同步加法計數(shù)器工作原理和邏輯功能。、掌握計數(shù)器電路的剖析，設計方法及應用。、學會正確使用JK觸發(fā)器。1.3.2設計的整體框圖位二進制同步加法計數(shù)器CPY1.3.3設計過程（1）狀態(tài)圖：0000→0001→0011→0100→0101→0110→0111→1000→1001→1010→10111100→1101→1110→1111（2）選擇的觸發(fā)器名稱:采用四個CP降落沿觸發(fā)的邊緣JK觸發(fā)器nnnn3）輸出方程:Y=Q3Q2Q1Q04）狀態(tài)方程：nnnnQ3Q2Q1Q00001111000000100111000010101011010000111111101111000001111101001101011001011圖1.3.14位二進制同步加法計數(shù)器的次態(tài)卡諾圖nnnnQ3Q2Q1Q00001111000000010010111101101111n1n1圖1.3.2Q3Q3的卡諾圖nnnnQ3Q2Q1Q00001111000001011101111101100010圖1.3.3Q2n+1的卡諾圖nnnnQ3Q2Q1Q00001111000010010101110101100101圖1.3.4Q1n+1的卡諾圖nnnnQ3Q2Q1Q00001111000110011001111001101001圖1.3.5Q0n+1的卡諾圖由卡諾圖得出狀態(tài)方程為：n1nnnnnnnnQ3=Q3Q2Q1Q0Q3Q2Q1Q0n1nnnnnnQ2=Q2Q1Q0Q2Q1Q0n1nnnnQ1=QQ0QQ011n1nnnnQ0=Q0+Q3Q2Q1（5）驅動方程：nnnnnnJ3=Q2Q1Q0J2=Q1Q0J1=Q0J0=1KnnnKnnQnnnn3=QQQ2=QQK1=K0=Q3Q2Q12101001.3.4邏輯電路圖U4AS1VCC&X3X4X15V74LS08DX2Key=Space2.5V2.5V2.5VU2AU3BU3AU2B2.5V4~1PR10~2PR4~1PR10~2PR31J1Q5112J2Q931J1Q5112J2Q911CLK132CLK11CLK132CLK21K~1Q6122K~2Q721K~1Q6122K~2Q715~1CLR14~2CLR15~1CLR14~2CLR74LS112D74LS112D74LS112D74LS112DV125HzU5AU6A5V&&74LS11D74LS10DS2GNDKey=SpaceGND圖1.3.5邏輯電路圖1.3.5實質電路圖U1U4X1X2X3X41AVCC1AVCC1B1C1B4B2A1Y2.5V2.5V2.5V2.5VVCC1Y4A2B3C2A4Y2C3B2B3B2Y3A5V2Y3AGND3YGND3Y74LS11D74LS08DS1VCCU3U21161CLKVCC1162155V1CLKVCC1K~1CLR215314Key=Space31K~1CLR1441J~2CLR1341J~2CLR135~1PRE2CLK12V1~1PRE2CLK1Q2K51Q2K126~1Q2J116~1Q2J117~2Q~2PRE1025Hz71089~2Q~2PREGND2Q895VGND2Q74LS112D74LS112DS2U5Key=SpaceGND1AVCC1B1CGND2A1Y2B3C2C3B2Y3AGND3Y74LS10D圖1.3.6實質電路圖1.3.6實驗儀器數(shù)字原理實驗系一致臺集成電路芯片：74LS112二片74LS08一片74LS1