通信工程專業(yè)綜合課程設計范本

79/84《專業(yè)綜合課程設計》任務書學生姓名：專業(yè)班級：指導教師：工作單位：題目:HDB3碼電路測試與FSK2電路設計課程設計目的：通過對THEX-1型綜合實驗平臺的使用，較深入了解通信電路的原理；掌握通信電路的測試方法和設計實驗的方法；學習利用EWB仿真設計簡單通信系統(tǒng)的方法；練習利用Protel繪制PCB電路的方法；提高正確地撰寫論文的差不多能力。課程設計內容和要求電路測試：測試HDB31，HDB32，HDB33，DPLL，PLL實驗電路板。要求詳細分析實驗電路的工作原理（講明每個元器件的作用和功能），寫出測試項目，并對測試結果作出詳細分析；假如電路板不能測出所需要的結果，要分析緣故，找出電路板損壞的部位。用EWB做出FSK2的仿真電路，并測試各點的波形；要求詳細分析電路原理（講明每個元器件的作用和功能），對測試結果作出詳細分析。用Protel繪制AMDEM2的PCB電路。查閱許多于6篇參考文獻。初始條件：THEX-1型綜合實驗平臺及實驗指導書；示波器，萬用表。EWB和Protel軟件。時刻安排：第18周，安排設計任務；第19周，完成實驗測試和仿真電路的設計與測試；第20周，完成PCB電路繪制；撰寫設計報告，答辯。指導教師簽名：2011年6月18日系主任（或責任教師）簽名：2011年6月19日目錄摘要此次專業(yè)課程設計要緊分為電路測試部分、電路仿真以及PCB的繪制。電路測試要緊測試HDB3碼、DPLL數(shù)字鎖相環(huán)，PLL鎖相頻率合成器等實驗。電路仿真要緊是對FSK的進行仿真以及AMDEM2的PCB的繪制。通過此次課程設計，要緊是對所學的專業(yè)課進行整合以及綜合應用。關鍵詞：電路測試仿真、FSK、AMDEM2、PCBAbstractTheprofessionalcurriculumisdividedintopartsofthecircuittesting,circuitsimulationandPCBdrawing.ThemaintestcircuittestingHDB3,DPLL,PLLandotherexperiments.CircuitsimulationcarriedoutmainlyforHDB33andRECEIVER,simulationandPCBdrawing.Afterthecoursedesign,mainlyforthestudyofspecializedcoursesandcomprehensiveapplicationintegration.Keywords：circuittestingandsimulation、FSK、AMDEM、PCB1電路調試實驗1.1多級偽隨機碼發(fā)生實驗1.1.1電路工作原理（一）電路組成多級偽隨機碼發(fā)生實驗是供給HDB3、PSK等實驗所需時鐘和基帶信號。圖1-1是實驗電原理圖，由以下電路組成：1．內時鐘信號源；2．多級分頻電路；3．3級偽隨機碼發(fā)生電路；4．4級偽隨機碼發(fā)生電路；5．5級偽隨機碼發(fā)生電路。圖1-1(a)圖1-1(b)（二）電路工作原理1．內時鐘信號源內時鐘信號源由晶振J1、電阻R2和R3、電容C1、非門U1A，U1B組成，若電路加電后，在U1A的輸出端輸出一個比較理想的方波信號，輸出振蕩頻率為4.096MHz，通過D觸發(fā)器U2B進行二分頻，輸出為2.048MHz方波信號。2．三級基準信號分頻設電路的輸入時鐘信號為2.048MHz的方波，由可預置四位二進制計數(shù)器（帶直接清零）組成的三級分頻電路組成，可逐次分頻至1K方波。U3、U4、U5的第二引腳為各級時鐘輸入端，輸入時鐘為2.048MHz、P128KHz、8KH。3．3級偽隨機碼發(fā)生器電路偽隨機序列，也稱作m序列，它的顯著特點是：（a）隨機特性；（b）預先可確定性；（c）可重復實現(xiàn)。本電路采納帶有兩個反饋的三級反饋移位寄存器，示意圖見圖1-2。若設初始狀態(tài)為111（Q2Q1Q0=111），則在CP時鐘作用下移位一次后，由Q1與Q0模二加產生新的輸入Q=Q0eq\o\ac(○,+)Q1=1eq\o\ac(○,+)1=0，則新狀態(tài)為Q2Q1Q0=011。當移位二次時為Q2Q1Q0=001；當移位三次為Q2Q1Q0=100；移位四次后為Q2Q1Q0=010；移位五次后為Q2Q1Q0=101；移位六次后為Q2Q1Q0=110；移位七次后為Q2Q1Q0=111；即又回到初始狀態(tài)Q2Q1Q0=111。該狀態(tài)轉移情況可直觀地用“狀態(tài)轉移圖”表示。見圖1-3。圖1-1（b）上圖是實驗系統(tǒng)中3級偽隨機序列碼發(fā)生器電原理圖。從圖中可知，這是由三級D觸發(fā)器和異或門組成的三級反饋移存器。在測量點PN處的碼型序列為1110010周期性序列。若初始狀態(tài)為全“零”則狀態(tài)轉移后亦為全“零”，需增加U8A三輸入與非門“破全零狀態(tài)”。圖1-2具有兩個反饋抽頭的3級偽隨機序列碼發(fā)生器圖1-3狀態(tài)轉移圖4．4級偽隨機碼發(fā)生電路下圖是實驗系統(tǒng)中4級偽隨機序列碼發(fā)生器電原理圖。從圖中可知，這是由4級D觸發(fā)器和異或門組成的4級反饋移位寄存器。本電路是利用帶有兩個反饋抽頭的4級反饋移位寄存器，其示意圖見圖1-4，在測量點PN處的碼序列為1111000100110101。圖1-4具有兩個反饋抽頭的4級偽隨機序列碼發(fā)生器5．5級偽隨機碼發(fā)生電路下圖是實驗系統(tǒng)中5級偽隨機序列碼發(fā)生器電原理圖，從圖中可知，這是由5級D觸發(fā)器和異或門組成的5級反饋移位寄存器。本電路是利用帶有兩個反饋抽頭（注意，反饋點是Q0與Q2）的5級反饋移位寄存器，其示意圖見圖1-5，在測量點PN處的碼序列為1111100011011101010000100101100。圖1-5具有兩個反饋抽頭的5級偽隨機序列碼發(fā)生器1.1.2測試項目1．用20MHz雙蹤示波器觀看TP1、TP2、TP3三個測試點的波形，并作記錄。2．用20MHz雙蹤示波器（直流檔）觀看全零碼、全一碼、3級、4級、5級偽隨機碼的波形，并作記錄。（需給偽碼電路接上適合的時鐘，可在TP1、TP2、TP3中選擇）1.1.3測試結果與分析圖1-6TP1圖1-7TP2圖1-8TP3圖1-9全零碼圖1-10全一碼圖1-113級偽碼圖1-124級偽碼圖1-135級偽碼TP1是2MHZ的方波脈沖信號，TP2是32KHZ的方波脈沖，TP3是2K的方波脈沖，由于每一級都通過了一個計數(shù)器，故輸出的波形隨著頻率的減小越來越穩(wěn)定。由輸出的3級、4級、5級偽碼看出，輸出信碼的滿足預先期望的碼序列1.2HDB3編碼實驗1.2.1電路工作原理編碼框圖編碼電路接收終端機來的單極性非歸零信碼，并把這種變換成為HDB3碼送往傳輸信道。編碼部分的原理框圖如圖35-6所示，各部分功能如下所述：單極性信碼進入本電路，首先檢測有無四連“0”碼。沒有四連“0”時，信碼不改變地通過本電路；有四連“0”時，在第四個“0”碼出現(xiàn)時，將一個“1”碼放入信號中，取代第四個“0”碼，補入“1”碼稱為V碼。圖35-6編碼部分的原理方框圖（2）取代節(jié)選擇及補B碼電路（取代節(jié)判決）電路計算兩個V碼之間的“1”碼個數(shù)，若為奇數(shù)，則用000V取代節(jié)；若為偶數(shù)，則將000V中的第一個“0”改為“1”，即現(xiàn)在用“B00V”取代節(jié)。（3）破壞點形成電路將補放的“1”碼變成破壞點。方法是在取代節(jié)內第二位處再插入一個“1”碼，使單/雙極性變換電路多翻轉一次，后續(xù)的V碼就會與前面相鄰的“1”碼極性相同，破壞了交替反轉的規(guī)律，形成了“破壞點”。（4）單/雙極性變換電路電路中的除2電路對加B碼、插入碼、V碼的碼序計數(shù)，它的輸出操縱加入了取代節(jié)的信號碼流，使其按交替翻轉規(guī)律分成兩路，再由變壓器將此兩路合成雙極性信號。本級還形成符合CCITTG703要求的輸出波形。5．編碼電原理圖如圖35-7所示。圖35-7HDB3編碼電原理圖圖35-7給出了典型的HDB3編碼電路：在同步時鐘的作用下，輸入的NRZ碼流通過HDB3編碼電路輸出兩路單極性碼，這兩路單極性碼再送到“單/雙極性變換”電路，產生出雙極性歸零的HDB3碼。如圖35-8所示。圖35-8單/雙極性變換電路1.2.2測試項目“HDB3編碼實驗”（HDB32）模塊的J2輸入2048KHz時鐘信號，J1依次輸入“全一碼”、“全零碼”、“3級偽碼”、“4級偽碼”、“5級偽碼”及2048K時鐘的輸出狀態(tài)（各級偽碼時鐘確定在2048KHz）。1．“全一碼”輸入：用20MHz雙蹤示波器檢查TP11的“全一碼”和TP12的“全一碼”的HDB3編碼，編碼應符合AMI碼的編碼規(guī)則。2．“全零碼”輸入：用20MHz雙蹤示波器檢查TP11的“全零碼”和TP12的“全零碼”的HDB3編碼，編碼應符合HDB3碼的編碼規(guī)則。3．“3級偽碼”輸入：用20MHz雙蹤示波器檢查TP11的“3級偽碼”和TP12的“3級偽碼”的HDB3編碼，編碼應符合AMI碼的編碼規(guī)則。4．“4級偽碼”輸入：用20MHz雙蹤示波器檢查TP11的“4級偽碼”和TP12的“4級偽碼”的HDB3編碼，編碼應符合AMI碼的編碼規(guī)則。5．“5級偽碼”輸入：用20MHz雙蹤示波器檢查TP11的“5級偽碼”和TP12的“5級偽碼”的HDB3編碼，編碼應符合HDB3碼的編碼規(guī)則。6．用“3級偽碼”或“3級偽碼”的HDB3編碼作對比參考，對TP1～TP12各測試點的波形進行觀看、記錄，并結合邏輯電路進行分析。1.2.3測試結果及分析全一碼的HDB3編碼全零碼的HDB3編碼3級偽碼的HDB3編碼4級偽碼HDB3編碼5級偽碼的HDB3編碼用“3級偽碼”或“3級偽碼”的HDB3編碼作對比參考：1.3HDB3譯碼實驗1.3.1電路工作原理1．從HDB3編碼原理可知信碼的V脈沖總是與前一個非零脈沖同極性。因此，在接收到的脈沖序列中能夠專門容易辨認破壞點V，因此斷定V符號及前面三個符號必是連“0”符號，從而恢復四個連“0”碼，即能夠得到原信息碼。HDB3譯碼的電原理框圖如圖36-1所示。圖36-1HDB3碼譯碼原理框圖框圖的各部分功能如下：（1）雙/單極性變換電路傳輸線來的HDB3碼加入本電路，輸入端與外線路匹配，經(jīng)變壓器將雙極性脈沖分成兩路單極性的脈沖。（2）判決電路本電路選用合適的判決電平以去除信碼經(jīng)信道傳輸之后引入的干擾信號。信碼經(jīng)判決電路之后成為半占空（請考慮什么緣故要形成半占空碼？）的兩路信號，相加后成為一路單極性歸“0”信碼，送到定時恢復電路和信碼再生電路。（3）破壞點檢測電路本電路輸入H+和H-兩個脈沖序列。由HDB3編碼規(guī)則已知在破壞點處會出現(xiàn)相同極性的脈沖，確實是講這時B+和B-不是依次而是連續(xù)出現(xiàn)的，因此能夠由此測出破壞點。本電路在V脈沖出現(xiàn)的時刻有輸出脈沖。（4）去除取代節(jié)電路在V碼出現(xiàn)的時刻將信碼流中的V碼及它前面的第三位碼置為“0”，去掉取代節(jié)之后，再將信號整形即可恢復原來信碼。破壞點檢測與去除取代節(jié)電路一起完成信碼再生功能。（5）定時恢復電路由隨機序列的功率譜可知，此功率譜中包含連續(xù)譜和離散譜。若信號為雙極性同時兩極性波形等概率出現(xiàn)時P=1-P，G1(f)=-G2(f)，則在Ps(w)的表達式中后兩項為0，沒有離散譜存在，這關于位定時恢復是不利的。因此將信碼先整流成為單極性碼，再送入位定時恢復電路，用濾波法由信碼提取位定時，那個地點給出的電路是用線性放大器做成選頻放大器來選取定時頻率重量。經(jīng)整流恢復出的位定時信號用于信碼再生電路，使兩者同步。2．HDB3譯碼電路電原理圖如圖36-2所示。在圖36-2的電原理圖中，J1輸入來自編碼電路的雙極性歸零HDB3碼，通過以上五個功能的處理，在J2輸出還原后的全占空、單極性不歸零的二進制信碼，相關的邏輯電路分析和各測試點的波形記錄由讀者自行完成。圖36-2HDB3譯碼電路電原理圖1.3.2測試項目“HDB3譯碼實驗”（HDB33）模塊的J1輸入3級偽碼的HDB3編碼，用20MHz雙蹤示波器同時檢查HDB31模塊上的3級偽碼和HDB33模塊的TP12（HDB3譯碼輸出）。要求波形一致，若波形不能一致，可微調B2，使波形一致。1．“全一碼”輸入：用20MHz雙蹤示波器檢查編碼板TP11的“全一碼”、譯碼板的TP11“全一碼”HDB3編碼和TP12，譯碼應符合AMI碼的譯碼規(guī)則。2．“全零碼”輸入：用20MHz雙蹤示波器檢查編碼板TP11的“全零碼”、譯碼板TP11的“全零碼”HDB3編碼和TP12，譯碼應符合HDB3碼的譯碼規(guī)則。3．“3級偽碼”輸入：用20MHz雙蹤示波器檢查編碼板TP11的“3級偽碼”、譯碼板TP11的“3級偽碼”HDB3編碼和TP12，譯碼應符合AMI碼的譯碼規(guī)則。4．“4級偽碼”輸入：用20MHz雙蹤示波器檢查編碼板TP11的“4級偽碼”、譯碼板TP11的“4級偽碼”HDB3編碼和TP12，譯碼應符合AMI碼的譯碼規(guī)則。5．“5級偽碼”輸入：用20MHz雙蹤示波器檢查編碼板TP11的“5級偽碼”、譯碼板TP11的“5級偽碼”HDB3編碼和TP12，譯碼應符合HDB3碼的譯碼規(guī)則。6．用“3級偽碼”或“3級偽碼”的HDB3編碼作對比參考，對TP1～TP12各測試點的波形進行觀看、記錄，并結合邏輯電路進行分析。1.3.3測試結果及分析（編碼板即HDB32，其TP11為信碼輸入；譯碼板即HDB32，其TP11為已編譯的HDB3碼，TP12為譯碼還原的碼形）全一碼：全零碼：3級偽碼：5級偽碼：用“3級偽碼”或“3級偽碼”的HDB3編碼作對比參考1.4數(shù)字鎖相環(huán)提取同步信號實驗1.4.1電路工作原理位同步鎖相法的差不多原理和載波同步的類似。在接收端利用鑒相器比較接收碼元和本地產生的位同步信號的相位，若兩者相位不一致（超前或滯后），鑒相器就產生誤差信號去調整位同步信號的相位，直到獲得準確的位同步信號為止。前面討論的濾波法原理中，窄帶濾波器能夠是簡單的單調諧回路或晶體濾波器，也能夠是鎖相環(huán)路。我們把采納鎖相環(huán)來提取位同步信號的方法稱為鎖相法。下面介紹在數(shù)字通信中常采納的數(shù)字鎖相法提取位同步信號的原理。（1）數(shù)字鎖相數(shù)字鎖相的原理方框圖如圖37-4所示。圖37-4數(shù)字鎖相原理方框圖它由高穩(wěn)定度振蕩器（晶振）、分頻器、相位比較器和操縱器所組成。其中，操縱器包括圖中的扣除門、附加門和“或門”。高穩(wěn)定度振蕩器產生的信號經(jīng)整形電路變成周期性脈沖，然后經(jīng)操縱器再送入分頻器，輸出位同步脈沖序列。位同步脈沖的相位調整過程如圖37-5所示。若接收碼元速率為F（波特），則要求位同步脈沖的重復速率也為F（赫）。那個地點，晶振的振蕩頻率設計在nF（赫），由晶振輸出經(jīng)整形得到重復頻率為nF（赫）的窄脈沖[圖37-5（a）]，經(jīng)扣除門、或門并n次分頻后，就可得重復速率為F（赫）的位同步信號[圖37-5（b）]。假如接收圖37-5位同步脈沖的相位調整得重復速率為F（赫）的位同步信號[圖37-5（c）]。假如接收端晶振輸出經(jīng)n次分頻后，不能準確地和收到的碼元同頻同相，這時就要依照相位比較器輸出的誤差信號，通過操縱器對分頻器進行調整。調整的原理是當分頻器輸出的位同步脈沖超前于接收碼元的相位時，相位比較器送出一超前脈沖，加到扣除門（常開）的禁止端，扣除一個a路脈沖[圖37-5（d）]，如此，分頻器輸出脈沖的相位就推后1/n周期（360°/n），如圖37-5（e）所示；若分頻器輸出的位同步脈沖相位滯后于接收碼元的相位，如何對分頻器進行調整呢？晶振的輸出整形后除a路脈沖加于附加門。附加門在不調整時是封閉的，對分頻器的工作不起作用。當位同步脈沖相位滯后時，相位比較器送出一滯后脈沖，加于附加門，使b路輸出的一個脈沖通過“或門”，插入在原a路脈沖之間[37-5（f）]，使分頻器的輸入端添加了一個脈沖。因此，分頻器的輸出相位就提早1/n周期[37-5（g）]。經(jīng)如此的反復調整相位，即實現(xiàn)了位同步。全數(shù)字鎖相法提取同步信號適用于信碼率較低的數(shù)字通信電路，一般信碼率<8Mb/s，本地時鐘頻率為65MHz左右。原理中的分頻系數(shù)M，也稱相位調整步長，M越大，同步誤差越小。因此，數(shù)字鎖相法提取同步信號其工作頻率不能做得專門高。但這種方法適用于全數(shù)字化實現(xiàn)，具有穩(wěn)定性好，容易集成，成本低等優(yōu)點，同時由于采納全數(shù)字化實現(xiàn)，因此免調試，適用批量生產。1）輸入實驗電路如圖37-6示。圖37-6數(shù)字鎖相提取同步時鐘實驗電原理圖輸入、輸出腳位分配如圖37-6所示，CPLD/FPGA選用U1，注意有兩路全局時鐘分不輸入83P和2P，分不為異步4.096MHz，充當異地時鐘。信碼發(fā)送方的時鐘0.8MHz引出端為28P，發(fā)送4級偽碼引出端為51P，圖形下載后可用示波器測試并與仿真波形進行比較。2）仿真波形如圖37-7所示。圖37-7數(shù)字鎖相提取同步時鐘實驗仿真波形注：H點可能看不到波形是由于與I點相距太遠所致，因此有條件的話，用數(shù)字存儲示波器觀測。3）變換電路“DCFO”模塊電原理如圖37-8所示。圖37-8變換電路“DCFO”模塊電原理圖4）“超前”脈沖成形電路“LDELAYGBT”模塊電原理如圖37-9所示。圖37-9“超前”脈沖成形電路“LDELAYGBT”模塊電原理圖5）“滯后”脈沖成形電路“LDELAY1”模塊電原理如圖37-10所示。圖37-10“滯后”脈沖成形電路“LDELAY1”模塊電原理圖1.4.2測試項目用示波器觀看以下各點的波形：TBCLK-8K、NRZ、F、Y、I、X、K、CLK8K、H1.4.3測試結果與分析1.5鎖相頻率合成器實驗1.5.1電路工作原理鎖相頻率合成器原理及電路鎖相頻率合成器(簡稱鎖相頻合或PLL頻合)鎖相頻合方框圖見圖38-1。圖38-1常用的單環(huán)鎖相頻率合成器方框圖圖中，PD為電荷泵鑒相；LF為環(huán)路濾波器；VCO為壓控振蕩器(即調頻振蕩器)，其頻率fv受操縱電壓uc操縱而改變，一般有fv=f0+K0?uc(38-1)f0為固定振蕩頻率，K0為壓控靈敏度(單位Hz/V或rad/S?V)；÷N為程序分頻器，頻比由CPU程序設置可變；÷R為參考分頻器，將穩(wěn)定的晶體振蕩器頻率fR分頻得到參考頻率fr(一般為5KHz、6.25KHz、12.5KHz、25KHz等)。環(huán)路鎖定時，PD兩個信號相差為0或固定值，則頻差為0，即fr=ff=fv/Nfv=N?fr(38-2)由式38-2可見，CPU程序改變N就改變了環(huán)路輸出頻率，且所有頻率都具有與晶振頻率相同的準確度與穩(wěn)定度。由式38-2還可見，頻道間隔?f最小能夠等于fr，實際值由要求決定，無繩電話通信系統(tǒng)?f=25KHz，若鎖相頻合fr=5KHz，則N變化間隔?N=5。一般鎖相頻合集成電路包含了圖38-1電路框圖中除LF及VCO以外的全部電路，用于無繩電話的電路包含二個如此的電路，分不用于接收機及發(fā)射機，稱為雙PLL頻合，如MC145160、MC145161、MC145162等。本實驗系統(tǒng)用一片雙PLL頻合MC145162，構成發(fā)射本振PLL頻合。具體電路圖38-8所示。圖38-8中U5為MC145162及PLL頻合IC，其參考分頻器分頻比R及發(fā)射環(huán)路的程序分頻器分頻比N由CPU通過MC145162的串口(串行時鐘CLK，1腳；串行數(shù)據(jù)DATA，3腳；并行鎖存ENB，4腳)送入。實際選取參考分頻器分頻比R=2048，則10.24MHz/2048=5KHz。發(fā)射環(huán)VCO是由Q2、T2及D1等構成的變容二極管調諧改進型電容三點式振蕩器。衰減后的音頻調制信號um加在變容二極管D1的下端，環(huán)路操縱電壓uc′經(jīng)R10加在D1的上端，總操縱電壓uc=uc′-um=uc′+(-um)，忽略括號中的負號并不阻礙工作原理及性能的分析，故得到圖38-2中VCO輸入端等效電路。VCO的輸出信號分成二路，一路送入Q1等構成的功放，功率放大發(fā)射出去；另一路由MC145162的14腳送入發(fā)射環(huán)÷N程序分頻器，分頻后送發(fā)射環(huán)PD與參考信號鑒相后由15腳輸出誤差電流，流經(jīng)R12、C16及C17構成的環(huán)路濾波器得到操縱電壓uc′，由R13、C14附加低通濾波器進一步濾除鑒相紋波后經(jīng)R7送VCO變容二極管D103的上端。而音頻調制信號um加在D103的下端。當環(huán)路設計成載波跟蹤環(huán)時，uc′為直流，操縱VCO中心頻率使環(huán)路鎖定；um對VCO調頻，實現(xiàn)了鎖相調頻。圖38-2發(fā)射鎖相調頻頻合器方框圖2環(huán)路參數(shù)設計公式圖38-3是單端三態(tài)電流型電荷泵及外接的環(huán)路濾波器電路。圖中，二只場效應管工作開關狀態(tài)；IP為恒流源；R2、C1為環(huán)路濾波器；C2用于濾除鑒相紋波，應選?。?ωn<ωa<ωr(38-3)式中，ωr為環(huán)路參考信號角頻率；ωn為環(huán)路自然諧振頻率；ωa為C2所引入的附加低通濾波器的截止頻率，與元件值的關系為：ωa=1/R2C2(38-4)則C2在濾除鑒相紋波的同時對環(huán)路特性阻礙較小，環(huán)路濾波器特性要緊由R2、C1決定，環(huán)路仍可按照理想二階環(huán)設計，有關設計公式如下。(1)環(huán)路自然諧振頻率ωn=[IPK0/(2πNC1)]1/2(38-5)(2)環(huán)路阻尼系數(shù)ζ=R2C1ωn/2(38-6)要保證環(huán)路穩(wěn)定余量足夠大及瞬態(tài)響應快應選取ζ=0.6~1.0(38-7)圖38-3單端三態(tài)電流型電荷泵及環(huán)路濾波器(3)當鎖相頻合器作為調頻發(fā)射機的主振時，其電路框圖如圖38-2所示，基帶調制信號um由VCO前一點注入環(huán)路，與環(huán)路操縱電壓uc′相加后去操縱VCO的頻率。當環(huán)路設計成載波跟蹤環(huán)時，uc′為直流，um無畸變地到達VCO輸入端，實現(xiàn)了理想調頻。圖38-2鎖相調頻頻合器的相位模型如圖38-4所示。則基帶調制信號um至VCO調制頻偏之間的傳遞函數(shù)為：圖38-4鎖相調頻頻合器的相位模型框圖則式中，He(S)誤差傳遞函數(shù)，為誤差頻率特性。由式(38-8)可見，一點注入式鎖相調頻的調制頻率特性/為環(huán)路的誤差頻率特性乘以常數(shù)。容易導出，理想二階環(huán)誤差頻率特性的截止頻率為：把常用ζ代入式(9)得表38-3，可見近似有表38-1理想二階環(huán)誤差頻率特性截止頻率ζ0.5000.7071.0000.791.001.55故得理想二階環(huán)誤差頻率特性如圖38-5所示。圖中亦標出基帶調制um的頻譜Um(jω)，它占據(jù)的頻帶為ΩL-ΩH。若環(huán)路設計成載波跟蹤狀態(tài)即，如圖38-5中所示，則可見在Um(jω)為非0值范圍內，恒有，代入式(38-8)得，求付里葉反變換得實現(xiàn)了理想調頻。圖38-5理想二階環(huán)誤差頻率特性及載波跟蹤條件工程上，為保證一點注入式鎖相調頻環(huán)實現(xiàn)理想調頻，應選?。?4)采納是電荷泵PD的鎖相頻合切換頻道后環(huán)路捕捉時刻TP的計算分二種情況①，式中，為VCO信號在二個頻道上的頻差，為VCO反饋至PD信號的頻差，N為環(huán)路分頻比；為在PD處觀看的環(huán)路快捕帶。則：②，則以上兩式中，Tf為頻率捕捉時刻；Tθ為相位捕捉時刻，即快捕時刻。(5)二階環(huán)本來是無條件穩(wěn)定的，但因環(huán)路中采納了三態(tài)電荷泵鑒相器，故嚴格來講環(huán)路是離散時刻系統(tǒng)，由離散的誤差電流脈沖得到模擬操縱電壓存在最大可接近的延時。而時域延時對應頻域相位滯后，從而減小環(huán)路相位余量，可能引起環(huán)路不穩(wěn)定。為保證環(huán)路穩(wěn)定，必須選擇環(huán)路帶寬足夠小，滿足穩(wěn)定極限條件。2．2環(huán)路參數(shù)設計方法進行環(huán)路參數(shù)設計前IP、K0、N及fr等已確定，再按以下步驟進行設計。(1)按式(38-7)選定ζ；(2)由式(38-11)~(38-14)折衷選取；(3)由(38-3)式選??；(4)將值代入式(38-5)、(38-6)，將式(38-4)，求出環(huán)路濾波器元件值。2．3環(huán)路參數(shù)設計舉例已知綜測儀樣機的BS測量發(fā)射機鎖相頻合的VCO壓控特性實測結果如表38-2所示：表38-2BS測量發(fā)射機VCO壓控特性CH120fTX(MHz)48.0048.475uct(V)2.003.0電荷泵PD充放電電流IP=2.5mA；各頻道分頻比參見MC145162芯片資料；環(huán)路參考信號頻率fr=5KHz，試設計環(huán)路參數(shù)。解：(1)按式(38-7)選擇ζ=1；已知話音信號最低頻率fL=300Hz，按式(38-11)選擇；由及按式(38-3)選擇。(2)由已知條件求VCO壓控靈敏度平均值為(3)環(huán)路分頻比平均值為(4)將IP、K0、N及代入式(38-15)得將及C1公共秩序式(38-16)得:將及R2公共秩序式(38-17)得(5)為進一步濾除鑒相紋波，在環(huán)路濾波器后串聯(lián)第二個附加低通R3、C3，如圖38-6所示。其截止頻率亦應滿足式(38-3)。實際選?。旱茫簩嵢?6)將環(huán)路簡化為二階環(huán)忽略了一些次要因素，但實際上它們對環(huán)路性能有阻礙。PD輸出離散的誤差電流至形成模擬操縱電壓的延時，對應頻域里的相位滯后；C2形成的附加低通濾波器及R3C3第二附加低通濾波器也引入相位滯后，都會減小環(huán)路相位余量，使實際阻尼系數(shù)減小。設計完成后實際調整增大R2使環(huán)路相位階躍響應超調量減至最小，ζ=1，最后確定R2=2.4KHz。經(jīng)設計及實際調整最后確定的環(huán)路濾波器元件值如圖38-6所示。圖38-6實例發(fā)射機鎖相頻合環(huán)路濾波器由以上介紹可見，鎖相環(huán)路性能參數(shù)ζ，ωn的設計，確實是對環(huán)路濾波器幾只電阻、電容的設計，由此可見環(huán)路濾波器對環(huán)路性能的重大阻礙1.5.2測試項目(一)用通用數(shù)字頻率計測量綜測儀發(fā)射機鎖相頻合工作頻率(1)按圖38-7連接系統(tǒng)。按步進(UP)鍵選擇某一頻道。數(shù)字頻率計測量出被測發(fā)射機在該頻道的輸出射頻頻率，同時用示波器觀看TP01測試點，觀看其波形。圖38-7發(fā)射機頻率測量方框圖(2)重復(1)，測出被測發(fā)射機在20個頻道上的發(fā)射信號頻率，并觀看其波形變化。(二)用萬用表測量鎖相頻合環(huán)路操縱電壓測量TP02，測出被測發(fā)射機在20個頻道上的環(huán)路操縱電壓，并記錄電壓值。1.5.3測試結果與分析2HDB33電路仿真（Multisim）2.1電路原理從HDB3編碼原理可知信碼的V脈沖總是與前一個非零脈沖同極性。因此，在接收到的脈沖序列中能夠專門容易辨認破壞點V，因此斷定V符號及前面三個符號必是連“0”符號，從而恢復四個連“0”碼，即能夠得到原信息碼。HDB3譯碼的原理框圖如圖2-1所示。圖2-1HDB3譯碼原理框圖框圖的各部分功能如下：（1）雙/單極性變換電路傳輸線來的HDB3碼加入本電路，輸入端與外線路匹配，經(jīng)變壓器將雙極性脈沖分成兩路單極性的脈沖。（2）判決電路本電路選用合適的判決電平以去除信碼經(jīng)信道傳輸之后引入的干擾信號。信碼經(jīng)判決電路之后成為半占空的兩路信號，相加后成為一路單極性歸“0”信碼，送到定時恢復電路和信碼再生電路。（3）破壞點檢測電路本電路輸入H+和H-兩個脈沖序列。由HDB3編碼規(guī)則已知在破壞點處會出現(xiàn)相同極性的脈沖，確實是講這時B+和B-不是依次而是連續(xù)出現(xiàn)的，因此能夠由此測出破壞點。本電路在V脈沖出現(xiàn)的時刻有輸出脈沖。（4）去除取代節(jié)電路在V碼出現(xiàn)的時刻將信碼流中的V碼及它前面的第三位碼置為“0”，去掉取代節(jié)之后，再將信號整形即可恢復原來信碼。破壞點檢測與去除取代節(jié)電路一起完成信碼再生功能。（5）定時恢復電路由隨機序列的功率譜可知，此功率譜中包含連續(xù)譜和離散譜。若信號為雙極性同時兩極性波形等概率出現(xiàn)時P=1-P，G1(f)=-G2(f)，則在Ps(w)的表達式中后兩項為0，沒有離散譜存在，這關于位定時恢復是不利的。因此將信碼先整流成為單極性碼，再送入位定時恢復電路，用濾波法由信碼提取位定時，那個地點給出的電路是用線性放大器做成選頻放大器來選取定時頻率重量。經(jīng)整流恢復出的位定時信號用于信碼再生電路，使兩者同步。2.2仿真電路HDB3的整體電路圖如圖2-2所示：圖2-2HDB3譯碼仿真電路圖其中：局部的電路圖如下所示：（1）雙/單極性變換電路圖如圖2-3所示：圖2-3雙/單極性變換電路圖（2）判決電路如圖2-4所示：圖2-4判決電路（3）破壞點檢測電路如圖2-5所示：圖2-5破壞點檢測電路（4）去除取代節(jié)電路如圖2-6所示：圖2-6（5）定時恢復電路如圖2-7所示：圖2-72.3仿真結果及分析（1）雙/單極性變換電路的仿真波形如圖2-8所示。在仿真結果中能夠看到，從傳輸線來的HDB3碼加入電路通過變壓器以及由二極管構成的整流電路，將雙極性脈沖分成兩路單極性脈沖。由于沒有HDB3的編碼，因此用雙極性的正弦波進行驗證該部分電路的原理。圖2-8（2）判決電路的仿真波形如圖2-9所示。盡管做不了完全的仿真，然而從仿真結果中能夠看到帶有干擾信號的波形通過該電路后，波形有所改善，也確實是講干擾信號被消除了。圖2-9（3）定時恢復電路如圖2-10所示。此部分電路由晶體管電容延時，再由幾個反相器整形后作為后續(xù)電路的時鐘。圖2-103AMDEM2的PCB繪制3.1設計原理（一）二極管峰值包絡檢波從實驗三可知，調幅信號的解調確實是從調幅信號中恢復出低頻信號的過程，又稱為檢波，它是調幅的逆過程。從頻譜上看，調幅是利用模擬相乘器或其它非線性器件，將調制信號頻譜線性搬移到頻譜附近，并通過帶通濾波器提取所需要的信號。檢波作為調幅的逆過程，必定是再次利用相乘器或非線性器件，將調制信號頻譜從載波頻率附近搬回到原來位置，并通過低通濾波器提取所需要的信號。幅度解調的原理電路模型能夠用圖15-1表示。圖3-1幅度解調的電路模型圖3-2幅度解調中的頻譜搬移圖15-2所示為頻譜搬移過程，其中（a）圖為輸入調幅信號的頻譜（設為AM信號），（b）圖為解調輸出信號的頻譜。由圖可見，輸出信號頻譜相對輸入信號頻譜在頻率軸上搬移了一個載頻頻量（頻譜線性搬移）。另外，應注意用于解調的相干載波信號必須與所收到的調幅波載波嚴格同步，即保持同頻同相，否則會阻礙檢波性能。因此這種檢波方式稱為同步檢波（相干解調）。盡管圖15-1所示的電路在原理上適用于AM、DSB、SSB信號的解調，但對AM信號而言，因為其載波重量未被抑制，不必另外加相干載波信號，而能夠直接利用非線性器件的頻率變換作用解調（例如二極管檢波），這種解調稱為包絡檢波，也可稱為非同步檢波或非相干解調。關于DSB、SSB信號，其波形包絡不直接反映調制信號的變化規(guī)律，因此不能采納包絡檢波器解調，只能采納同步檢波。二極管峰值包絡檢波電路要緊的形式為二極管串聯(lián)型，如圖15-3所示。串聯(lián)型是指二極管與信號源、負載三者串聯(lián)，圖中RLC為檢波負載，同時也起低通濾波作用。一般要求輸入信號的幅度為0.5V以上，因此二極管處于大信號（開關）工作狀態(tài)，故又稱為大信號檢波器。圖3-3大信號檢波電路當檢波器輸入高頻信號時，載波正半周二極管導通，并對負載電容C充電，充電時刻常數(shù)為(為二極管導通內阻)，C上電壓即近似按指數(shù)規(guī)律上升。那個電壓建立后通過信號源電路，又反向加到二極管兩端，這時二極管上的電壓為，當由最大位下降到時，二極管截止，電容C將通過RL放電，由于放電時刻常數(shù)RLC遠大于高頻電壓的周期，故放電專門慢。電容C上電荷尚未放完時，下一個正半周的電壓又超過，使二極管再次導通，C再次被充電。如此反復，直到在一個高頻周期內電容充電電荷等于放電電荷，即達到動態(tài)平衡時，便在平均值上下按載波角頻率作鋸齒狀等幅波動，只要，同時電容C放電速度能跟得上包絡變化速度，那么檢波器輸出電壓就能跟隨調幅波的包絡線變化，如圖15-4所示。圖3-4調幅波的檢波波形（二）大信號檢波電路的失真檢波電路除了具有與放大器相同的線性與非線性失真外，還可能存在兩種特有的非線性失真。1．惰性失真（對角切割失真）這種失真是由于檢波負載RLC取值過大而造成的。通常為了提高檢波效率和濾波效果，希望選取較大的RLC值，但RLC取值過大時，二極管截止期間電容C通過RL放電速度過慢，當它跟不上輸入調幅波包絡線下降速度時，檢波輸出電壓就不能跟隨包絡線變化，因此產生如圖15-5所示的惰性失真。圖3-5惰性失真由圖可見，在t1~t2時刻內，因，二極管總是處于截止狀態(tài)。為了幸免產生這種失真，必須保證在每一個高頻周期內二極管導通一次，也確實是使電容C的放電速度大于或等于調幅波包絡線的下降速度。進一步分析表明，幸免產生惰性失確實條件為RLC≤（15-1）應當注意的是在多頻調制的情況下，上式中Ω應取調制信號的最高頻率重量值Ωmax。2．負峰切割失真實際上，檢波電路總要和低頻放大電路相連接。作為檢波電路的負載，除了電阻RL外，還有下一級輸入電阻ri2通過耦合電容Cc與電阻RL并聯(lián)，如圖15-6所示。當檢波器輸入單頻調制的調幅波時，如圖15-7所示，檢波器輸出的低頻電壓全部加到ri2兩端，而直流電壓全部加到Cc兩端，其大小近似等于輸入信號的載波電壓振幅Ucm。由于Cc容量較大，在音頻的一個周期內認為其兩端的直流電壓Uc近似不變，可看成一直流電源。在RL上的壓降為圖3-6檢波電路與低放連接圖3-7負峰切割失真此電壓對二極管而言是反偏置，因而在輸入調幅波正半周的包絡小于URL的那一段時刻內，二極管被截止，使檢波電路輸出電壓不隨包絡線的規(guī)律而變化，電壓被維持在URL電平上，輸出電壓波形被箝位，這種失真稱為負峰切割失真，如圖7所示。為幸免負峰切割失真，應滿足（15-2）即（15-3）上式中是檢波器的低頻交流負載，RL為直流負載。上式表明，為防止產生負峰切割失真，檢波器的交、直流負載之比應大于調幅波的調制指數(shù)ma。當?shù)头泡斎胱杩馆^低，對調制指數(shù)較大的信號難以滿足（15-3）時，解決方法有兩個：一是將RL分成RL1和RL2，ri2通過Cc并接在RL2兩端，如圖15-8所示。如此，因RL=RL1+RL2一定，RL1越大，交、直流負載電阻相差越小，越不容易產生負峰切割失真，然而音頻輸出電壓也隨RL1增大而減小。通常取RL1/RL2=0.1~0.2，圖15-8中C2是為進一步提高濾波能力而加的，常選C2=C1。二是在檢波器與低放之間采納直接耦合方式。圖3-8檢波器改進電路之一圖3-9晶體二極管檢波電路電原理圖3.2原理圖的繪制依照電路圖，新建一個原理圖工程并保存，然后搜索出要用的元件，并布置好，最好進行連線，然后對元器件進行編號以及封裝，完成好的原理圖的繪制如圖3-1所示。圖3-10AMDEM總原理圖 圖3-11左半部分原理圖 圖3-12右半部分原理圖3.3PCB的繪制PCB的制做過程是先把原理圖導入的PCB制作框中，然后進行手動排列好元件，最后進行自動布線，完成后的PCB如圖3-2所示。在PCB設計中，布線是完成產品設計的重要步驟，能夠講前面的預備工作差不多上為它而做的，在整個PCB中，以布線的設計過程限定最高，技巧最細、工作量最大。PCB布線有單面布線、雙面布線及多層布線。布線的方式也有兩種：自動布線及交互式布線，在自動布線之前，能夠用交互式預先對要求比較嚴格的線進行布線，輸入端與輸出端的邊線應幸免相鄰平行，以免產生反射干擾。必要時應加地線隔離，兩相鄰層的布線要互相垂直，平行容易產生寄生耦合。自動布線的布通率，依靠于良好的布局，布線規(guī)則能夠預先設定，包括走線的彎曲次數(shù)、導通孔的數(shù)目、步進的數(shù)目等。一般先進行探究式布經(jīng)線，快速地把短線連通，然后進行迷宮式布線，先把要布的連線進行全局的布線路徑優(yōu)化，它能夠依照需要斷開已布的線。并試著重新再布線，以改進總體效果。圖3-13ERC電氣規(guī)則檢查結果圖3-14導入網(wǎng)絡表圖3-16導入網(wǎng)絡表時報錯 圖3-17導入后的圖片圖3-18生成的PCB板圖4.FSK數(shù)字頻率解調實驗4.1實驗原理FSK集成電路模擬鎖相環(huán)解調器由于性能優(yōu)越、價格低廉，體積小。因此得到了越來廣泛的應用。FSK集成電路模擬鎖相環(huán)解調器的工作原理簡單是十分簡單的，只要在設計鎖相環(huán)時，使它鎖定在FSK的一個載頻f1上，對應輸出高電平，而對另一載頻f2失鎖，對應輸出低電平，那末在鎖相環(huán)路濾波器輸出端就能夠得到解調的基帶信號序列。解調器框圖如圖40-1所示。解調器電原理圖如圖40-2所示。圖4-1FSK解調電路原理框圖圖4-2FSK解調電路電原理圖FSK鎖相環(huán)解調器中的集成鎖相環(huán)選用了MC14046。MC14046集成電路內有兩個數(shù)字式鑒相器（PDⅠ、PDⅡ）、一個壓控振蕩器（VCO），還有輸入放大電路等，環(huán)路低通濾波器接在集成電路的外部。壓控振蕩器的中心頻率設計在32KHz。圖40-2中R4～R7、C2要緊用來確定壓控振蕩器的振蕩頻率。R8、C3構成外接低通濾波器，其參數(shù)選擇要滿足環(huán)路性能指標的要求。從要求環(huán)路能快速捕捉、迅速鎖定來看，低通濾波器的通頻帶要寬一些；從提高環(huán)路的跟蹤特性來看，低通濾波器的通帶又要窄些。因此電路設計應在滿足捕捉時刻前提下，盡量減小環(huán)路低通濾波器的帶寬。由圖40-2可知，當鎖相環(huán)鎖定時，環(huán)路對輸入FSK信號中的32KHz載波處于跟蹤狀態(tài)，32KHz載波（正弦波）經(jīng)輸入整形電路后變成矩形載波?，F(xiàn)在鑒相器PDⅡ輸出端（引腳13）為低電平，鎖定指示輸出（引腳1）為高電平，鑒相器PDⅠ輸出（引腳2）為低電平，PDⅠ輸出和鎖定指示輸出經(jīng)或非門U2：A（74LS32）和U3：A（74LS04）后輸出為低電平，再經(jīng)積分電路和非門U3：B（74LS04）輸出為高電平。再通過U3：C（74LS04）、U3：D（74LS04）整形電路反相后后從輸出信號插座J3輸出。環(huán)路鎖定時的各點工作波形如圖40-3所示。圖4-3FSK解調原理波形圖當輸入信號為16KHz時，環(huán)路失鎖?，F(xiàn)在環(huán)路對16KHz載頻的跟蹤破壞，鑒相器輸入端的兩個比較信號存在頻差，經(jīng)鑒相器PDI后輸出一串無規(guī)則矩形脈沖，而鎖定指示（第1引腳）輸出為低電平，PDI輸出和鎖定指示輸出經(jīng)或非門U2A與U3A后，輸出仍為無規(guī)則矩形脈沖，這些矩形脈沖積分器和非門U3B后輸出為低電平?？梢?，環(huán)路對32KHz載頻鎖定時輸出高電平，對16KHz載頻失鎖時就輸出低電平。只要適當選擇環(huán)路參數(shù)，使它對32KHz鎖定，對16KHz失鎖，則在解調器輸出端的就得到解調輸出的基帶信號序列。測量點講明：TP1：FSK解調信號輸入。TP2：FSK解調電路工作時鐘，正常工作時應為32KHz左右，頻偏不大于2KHz，若有偏差，可調節(jié)電位器R5或R7和C2的電容值。TP3：FSK解調信號輸出，即數(shù)字基帶信碼信號輸出。4.2原理圖的繪制Proteus軟件是LabcenterElectronics公司的一款電路設計與仿真軟件，它包括ISIS、ARES等軟件模塊，ARES模塊要緊用來完成PCB的設計，而ISIS模塊用來完成電路原理圖的布圖與仿真。Proteus的軟件仿真基于VSM技術，它與其他軟件最大的不同也是最大的優(yōu)勢就在于它能仿真大量的單片機芯片，比如MCS-51系列、PIC系列等等，以及單片機外圍電路，比如鍵盤、LED、LCD等等。通過Proteus軟件的使用我們能夠輕易地獲得一個功能齊全、有用方便的單片機實驗室。本文中由于我們要緊使用Proteus軟件在單片機方面的仿真功能，因此我們重點研究ISIS模塊的用法，在下面的內容中，如不特不講明，我們所講的Proteus軟件特指其ISIS模塊。

在進行下面的操作前，我先講明一點：我的Proteus版本是7.1，假如你使用的是6.9往常的版本，可能你發(fā)覺在鼠標操作上會略有不同。這要緊表現(xiàn)在6.9往常的版本鼠標左右鍵的作用與一般軟件剛好相反，而7.0以后差不多完全改過。下面我們首先來熟悉一下Proteus的界面。Proteus是一個標準的Windows窗口程序，和大多數(shù)程序一樣，沒有太大區(qū)不，其啟動界面如下圖所示：如圖中所示，區(qū)域①為菜單及工具欄，區(qū)域②為預覽區(qū)，區(qū)域③為元器件掃瞄區(qū)，區(qū)域④為編輯窗口，區(qū)域⑤為對象拾取區(qū)，區(qū)域⑥為元器件調整工具欄，區(qū)域⑦為運行工具條。下面我們就以建立一個和我們在Keil簡介中所講的工程項目相配套的Proteus工程為例來詳細講述Proteus的操作方法以及注意事項。首先點擊啟動界面區(qū)域③中的“P”按鈕（PickDevices，拾取元器件）來打開“PickDevices”（拾取元器件）對話框從元件庫中拾取所需的元器件。對話框如下圖所示：在對話框中的“Keywords”里面輸入我們要檢索的元器件的關鍵詞，比如我們要選擇項目中使用的AT89C51，就能夠直接輸入。輸入以后我們能夠在中間的“Results”結果欄里面看到我們搜索的元器件的結果。在對話框的右側，我們還能夠看到我們選擇的元器件的仿真模型、引腳以及PCB參數(shù)。那個地點有一點需要注意，可能有時候我們選擇的元器件并沒有仿真模型，對話框將在仿真模型和引腳一欄中顯示“NoSimulatorModel”（無仿真模型）。那么我們就不能夠用該元器件進行仿真了，或者我們只能做它的PCB板，或者我們選擇其他