芯片制造基本工藝介紹教案課件

芯片制造基本工藝介紹芯片制造基本工藝介紹1目錄晶圓主要制程簡(jiǎn)介

雙極工藝流程簡(jiǎn)介MOS工藝流程簡(jiǎn)介第1頁/共32頁目錄晶圓主要制程簡(jiǎn)介第1頁/共32頁2

半導(dǎo)體產(chǎn)業(yè)鏈長(zhǎng)電新順第2頁/共32頁半導(dǎo)體產(chǎn)業(yè)鏈長(zhǎng)電新順第2頁/共32頁3半導(dǎo)體制造環(huán)境要求主要污染源：微塵顆粒、重金屬離子、有機(jī)物殘留物和鈉離子等輕金屬例子。超凈間：潔凈等級(jí)主要由微塵顆粒數(shù)/ft30.1um0.2um0.3um0.5um5.0umI級(jí)357.531NA10級(jí)350753010NA100級(jí)NA750300100NA1000級(jí)NANANA10007第3頁/共32頁半導(dǎo)體制造環(huán)境要求主要污染源：微塵顆粒、重金屬離子、有機(jī)物殘4IC制程簡(jiǎn)圖封裝測(cè)試ImplantEtch圖形LithoThinFilm表面處理RawWaferFinishedWafer循環(huán)X次DiffusionDiffusion:氧化擴(kuò)散ThinFilm:薄膜成長(zhǎng)Litho:光刻(圖形轉(zhuǎn)移）Etch:刻蝕（圖形形成）Implant:離子注入第4頁/共32頁IC制程簡(jiǎn)圖封裝測(cè)試ImplantEtch圖形Litho5

擴(kuò)散氧化臥式爐管立式爐管擴(kuò)散氧化工藝的設(shè)備是爐管，按圓片放置方式分為立式和臥式兩種按工藝時(shí)的工作壓力分為常壓爐管和低壓爐管

常壓爐管按工藝分一般有氧化，摻雜，推阱，退火，回流，合金等

低壓爐管按工藝分一般有多晶（LPPoly)，氮化硅（LPSiN）,TEOS氧化層（LPTEOS），原位摻雜（In-suitDopingPoly),摻氧多晶硅（SIPOS）等第5頁/共32頁擴(kuò)散氧化臥式爐管立式爐管擴(kuò)散氧化工藝的設(shè)備是爐管，按6薄膜成長(zhǎng)薄膜成長(zhǎng)的主要目的是在圓片表面以化學(xué)或物理方式淀積上所需要的膜層。薄膜沉積技術(shù)已發(fā)展為二個(gè)主要方向：

（1）化學(xué)氣相沉積（ChemicalVaporDeposition），簡(jiǎn)稱為CVD

按工藝條件分：APCVD（常壓CVD）LPCVD（低壓CVD）PECVD（等離子增強(qiáng)CVD）4.PCVD（光CVD）

按生成膜的性質(zhì)類型分：1.金屬CVD2.半導(dǎo)體CVD3.介質(zhì)CVD

（2）物理氣相沉積（PhysicalVaporDeposition），簡(jiǎn)稱為PVD

按工藝條件分：蒸鍍（EvaporationDeposition）濺鍍（SputteringDeposition）PVD主要用于金屬層形成。第6頁/共32頁薄膜成長(zhǎng)薄膜成長(zhǎng)的主要目的是在圓片表面以化學(xué)或物理方式淀積上7光刻前處理（PRIMING）涂膠（Coating）曝光（EXPOSURE）顯影前烘焙（PreExB）顯影（DEVELOPING）堅(jiān)膜（HardBake）顯檢（INSPECTION）測(cè)量（METROLOGY）下工序返工（REWORK）軟烘（SoftBake）光刻的目的是將設(shè)計(jì)圖形轉(zhuǎn)移到硅片上。光照光阻PR光罩第7頁/共32頁光刻前處理（PRIMING）涂膠（Coating）曝光（EX8刻蝕PR刻蝕的目的是去除顯影后裸露出來的物質(zhì)，實(shí)現(xiàn)圖形的轉(zhuǎn)移。刻蝕主要分為使用化學(xué)溶液的濕法蝕刻和使用氣體的干法蝕刻。濕法刻蝕一般使用濕法槽，主要分為氧化層刻蝕，SiN刻蝕，金屬刻蝕，硅刻蝕等干法刻蝕一般有等離子刻蝕（PE）和反應(yīng)離子刻蝕（RIE），可以去除氧化層，SiN,多晶硅，單晶硅，金屬等工藝膜層刻蝕后第8頁/共32頁刻蝕PR刻蝕的目的是去除顯影后裸露出來的物質(zhì)，實(shí)現(xiàn)圖形的轉(zhuǎn)移9

離子注入離子注入技術(shù)可將雜質(zhì)以離子型態(tài)注入半導(dǎo)體組件的特定區(qū)域上，以獲得精確的電子特性。這些離子必須先被加速至具有足夠能量與速度，以穿透（注入）薄膜，到達(dá)預(yù)定的注入深度。

離子注入制程可對(duì)注入?yún)^(qū)內(nèi)的雜質(zhì)濃度加以精密控制。基本上，此雜質(zhì)濃度（劑量）由離子束電流（離子束內(nèi)之總離子數(shù)）與掃描率（晶圓通過離子束之次數(shù)）來控制，而離子注入之深度則由離子束能量之大小來決定。

離子注入的主要參數(shù)有注入能量，注入劑量和注入角度等。第9頁/共32頁離子注入離子注入技術(shù)可將雜質(zhì)以離子型態(tài)注入10標(biāo)準(zhǔn)雙極工藝流程

-以NPN晶體管為例第10頁/共32頁標(biāo)準(zhǔn)雙極工藝流程第10頁/共32頁11標(biāo)準(zhǔn)雙極工藝流程---NPN雙極晶體管第11頁/共32頁標(biāo)準(zhǔn)雙極工藝流程---NPN雙極晶體管第11頁/共32頁12標(biāo)準(zhǔn)雙極工藝流程-N+埋層N+埋層埋層氧化涂膠曝光顯影濕法腐蝕磷擴(kuò)摻雜埋層推阱第12頁/共32頁標(biāo)準(zhǔn)雙極工藝流程-N+埋層N+埋層埋層氧化第12頁/共32頁13標(biāo)準(zhǔn)雙極工藝流程-外延成長(zhǎng)外延外延成長(zhǎng)第13頁/共32頁標(biāo)準(zhǔn)雙極工藝流程-外延成長(zhǎng)外延外延成長(zhǎng)第13頁/共32頁14標(biāo)準(zhǔn)雙極工藝流程-隔離隔離隔離氧化涂膠曝光顯影濕法腐蝕硼擴(kuò)摻雜隔離介質(zhì)層淀積隔離推阱第14頁/共32頁標(biāo)準(zhǔn)雙極工藝流程-隔離隔離隔離氧化第14頁/共32頁15

基區(qū)標(biāo)準(zhǔn)雙極工藝流程-Base基區(qū)基區(qū)氧化涂膠曝光顯影濕法腐蝕基區(qū)注入基區(qū)推阱第15頁/共32頁基區(qū)標(biāo)準(zhǔn)雙極工藝流程-Base基區(qū)基區(qū)氧化第15頁/16標(biāo)準(zhǔn)雙極工藝流程-發(fā)射區(qū)/集電區(qū)發(fā)射區(qū)/集電區(qū)涂膠曝光顯影濕法腐蝕磷擴(kuò)摻雜發(fā)射區(qū)推阱第16頁/共32頁標(biāo)準(zhǔn)雙極工藝流程-發(fā)射區(qū)/集電區(qū)發(fā)射區(qū)/集電區(qū)第16頁/共317標(biāo)準(zhǔn)雙極工藝流程-孔刻蝕和金屬連線金屬互聯(lián)孔涂膠孔曝光顯影孔刻蝕金屬淀積金屬層涂膠曝光顯影金屬刻蝕第17頁/共32頁標(biāo)準(zhǔn)雙極工藝流程-孔刻蝕和金屬連線金屬互聯(lián)第17頁/共32頁18鈍化保護(hù)層鈍化層淀積涂膠曝光顯影鈍化層刻蝕第18頁/共32頁鈍化保護(hù)層鈍化層淀積第18頁/共32頁19CMOS集成電路工藝

--以P阱硅柵CMOS為例VDDINOUTP管N管SDDSCMOS電路圖第19頁/共32頁CMOS集成電路工藝

VDDINOUTP管N管SDD20P阱形成N-SiN-SiSiO2一次氧化涂膠曝光顯影濕法腐蝕第20頁/共32頁P(yáng)阱形成N-SiN-SiSiO2一次氧化第20頁/21P阱形成（續(xù)）N-SiP-N-SiP-BP阱注入P阱推阱氧化第21頁/共32頁P(yáng)阱形成（續(xù)）N-SiP-N-SiP-BP阱注入第22

有源區(qū)形成N-SiP-Si3N4N-SiP-Si3N4SiN淀積涂膠曝光顯影濕法SiN腐蝕濕法Oxide腐蝕第22頁/共32頁有源區(qū)形成N-SiP-Si3N4N-SiP-Si3N23N管場(chǎng)區(qū)注入光刻膠N-SiP-B+N管場(chǎng)區(qū)涂膠曝光顯影N管場(chǎng)區(qū)注入N-SiP-場(chǎng)氧化氮化硅全剝氧化層腐蝕第23頁/共32頁N管場(chǎng)區(qū)注入光刻膠N-SiP-B+N管場(chǎng)區(qū)涂膠N-24P管場(chǎng)區(qū)注入N-SiP-B+P管場(chǎng)區(qū)涂膠曝光顯影P管場(chǎng)區(qū)注入第24頁/共32頁P(yáng)管場(chǎng)區(qū)注入N-SiP-B+P管場(chǎng)區(qū)涂膠第24頁/共32頁25

柵區(qū)形成多晶硅N-SiP-N-SiP-柵氧氧化多晶淀積多晶摻雜涂膠曝光顯影多晶刻蝕多晶硅第25頁/共32頁柵區(qū)形成多晶硅N-SiP-N-SiP-柵氧氧化多晶26P管源漏形成N-SiP-B+P管源漏涂膠曝光顯影P管源漏注入第26頁/共32頁P(yáng)管源漏形成N-SiP-B+P管源漏涂膠第26頁/27N管源漏形成光刻膠N-SiP-AsN管源漏涂膠曝光顯影N管源漏注入第27頁/共32頁N管源漏形成光刻膠N-SiP-AsN管源漏涂膠第28

接觸孔形成BPSGN-SiP+P-P+N+N+N-SiP+P-P+N+N+介質(zhì)層BPSG淀積介質(zhì)回流孔涂膠曝光顯影孔刻蝕第28頁/共32頁接觸孔形成BPSGN-SiP+P-P+N+N+N-29

金屬形成N-SiP+P-P+N+N+金屬（ALSiCu）金屬淀積金屬層涂膠曝光顯影金屬刻蝕P管N管第29頁/共32頁金屬形成N-SiP+P-P+N+N+金屬（ALSiC30附錄JCOA審批通過記錄截屏第30頁/共32頁附錄JCOA審批通過記錄截屏第30頁/共32頁31謝謝！第31頁/共32頁謝謝！第31頁/共32頁32芯片制造基本工藝介紹芯片制造基本工藝介紹33目錄晶圓主要制程簡(jiǎn)介

雙極工藝流程簡(jiǎn)介MOS工藝流程簡(jiǎn)介第1頁/共32頁目錄晶圓主要制程簡(jiǎn)介第1頁/共32頁34

半導(dǎo)體產(chǎn)業(yè)鏈長(zhǎng)電新順第2頁/共32頁半導(dǎo)體產(chǎn)業(yè)鏈長(zhǎng)電新順第2頁/共32頁35半導(dǎo)體制造環(huán)境要求主要污染源：微塵顆粒、重金屬離子、有機(jī)物殘留物和鈉離子等輕金屬例子。超凈間：潔凈等級(jí)主要由微塵顆粒數(shù)/ft30.1um0.2um0.3um0.5um5.0umI級(jí)357.531NA10級(jí)350753010NA100級(jí)NA750300100NA1000級(jí)NANANA10007第3頁/共32頁半導(dǎo)體制造環(huán)境要求主要污染源：微塵顆粒、重金屬離子、有機(jī)物殘36IC制程簡(jiǎn)圖封裝測(cè)試ImplantEtch圖形LithoThinFilm表面處理RawWaferFinishedWafer循環(huán)X次DiffusionDiffusion:氧化擴(kuò)散ThinFilm:薄膜成長(zhǎng)Litho:光刻(圖形轉(zhuǎn)移）Etch:刻蝕（圖形形成）Implant:離子注入第4頁/共32頁IC制程簡(jiǎn)圖封裝測(cè)試ImplantEtch圖形Litho37

擴(kuò)散氧化臥式爐管立式爐管擴(kuò)散氧化工藝的設(shè)備是爐管，按圓片放置方式分為立式和臥式兩種按工藝時(shí)的工作壓力分為常壓爐管和低壓爐管

常壓爐管按工藝分一般有氧化，摻雜，推阱，退火，回流，合金等

低壓爐管按工藝分一般有多晶（LPPoly)，氮化硅（LPSiN）,TEOS氧化層（LPTEOS），原位摻雜（In-suitDopingPoly),摻氧多晶硅（SIPOS）等第5頁/共32頁擴(kuò)散氧化臥式爐管立式爐管擴(kuò)散氧化工藝的設(shè)備是爐管，按38薄膜成長(zhǎng)薄膜成長(zhǎng)的主要目的是在圓片表面以化學(xué)或物理方式淀積上所需要的膜層。薄膜沉積技術(shù)已發(fā)展為二個(gè)主要方向：

（1）化學(xué)氣相沉積（ChemicalVaporDeposition），簡(jiǎn)稱為CVD

按工藝條件分：APCVD（常壓CVD）LPCVD（低壓CVD）PECVD（等離子增強(qiáng)CVD）4.PCVD（光CVD）

按生成膜的性質(zhì)類型分：1.金屬CVD2.半導(dǎo)體CVD3.介質(zhì)CVD

（2）物理氣相沉積（PhysicalVaporDeposition），簡(jiǎn)稱為PVD

按工藝條件分：蒸鍍（EvaporationDeposition）濺鍍（SputteringDeposition）PVD主要用于金屬層形成。第6頁/共32頁薄膜成長(zhǎng)薄膜成長(zhǎng)的主要目的是在圓片表面以化學(xué)或物理方式淀積上39光刻前處理（PRIMING）涂膠（Coating）曝光（EXPOSURE）顯影前烘焙（PreExB）顯影（DEVELOPING）堅(jiān)膜（HardBake）顯檢（INSPECTION）測(cè)量（METROLOGY）下工序返工（REWORK）軟烘（SoftBake）光刻的目的是將設(shè)計(jì)圖形轉(zhuǎn)移到硅片上。光照光阻PR光罩第7頁/共32頁光刻前處理（PRIMING）涂膠（Coating）曝光（EX40刻蝕PR刻蝕的目的是去除顯影后裸露出來的物質(zhì)，實(shí)現(xiàn)圖形的轉(zhuǎn)移?？涛g主要分為使用化學(xué)溶液的濕法蝕刻和使用氣體的干法蝕刻。濕法刻蝕一般使用濕法槽，主要分為氧化層刻蝕，SiN刻蝕，金屬刻蝕，硅刻蝕等干法刻蝕一般有等離子刻蝕（PE）和反應(yīng)離子刻蝕（RIE），可以去除氧化層，SiN,多晶硅，單晶硅，金屬等工藝膜層刻蝕后第8頁/共32頁刻蝕PR刻蝕的目的是去除顯影后裸露出來的物質(zhì)，實(shí)現(xiàn)圖形的轉(zhuǎn)移41

離子注入離子注入技術(shù)可將雜質(zhì)以離子型態(tài)注入半導(dǎo)體組件的特定區(qū)域上，以獲得精確的電子特性。這些離子必須先被加速至具有足夠能量與速度，以穿透（注入）薄膜，到達(dá)預(yù)定的注入深度。

離子注入制程可對(duì)注入?yún)^(qū)內(nèi)的雜質(zhì)濃度加以精密控制。基本上，此雜質(zhì)濃度（劑量）由離子束電流（離子束內(nèi)之總離子數(shù)）與掃描率（晶圓通過離子束之次數(shù)）來控制，而離子注入之深度則由離子束能量之大小來決定。

離子注入的主要參數(shù)有注入能量，注入劑量和注入角度等。第9頁/共32頁離子注入離子注入技術(shù)可將雜質(zhì)以離子型態(tài)注入42標(biāo)準(zhǔn)雙極工藝流程

-以NPN晶體管為例第10頁/共32頁標(biāo)準(zhǔn)雙極工藝流程第10頁/共32頁43標(biāo)準(zhǔn)雙極工藝流程---NPN雙極晶體管第11頁/共32頁標(biāo)準(zhǔn)雙極工藝流程---NPN雙極晶體管第11頁/共32頁44標(biāo)準(zhǔn)雙極工藝流程-N+埋層N+埋層埋層氧化涂膠曝光顯影濕法腐蝕磷擴(kuò)摻雜埋層推阱第12頁/共32頁標(biāo)準(zhǔn)雙極工藝流程-N+埋層N+埋層埋層氧化第12頁/共32頁45標(biāo)準(zhǔn)雙極工藝流程-外延成長(zhǎng)外延外延成長(zhǎng)第13頁/共32頁標(biāo)準(zhǔn)雙極工藝流程-外延成長(zhǎng)外延外延成長(zhǎng)第13頁/共32頁46標(biāo)準(zhǔn)雙極工藝流程-隔離隔離隔離氧化涂膠曝光顯影濕法腐蝕硼擴(kuò)摻雜隔離介質(zhì)層淀積隔離推阱第14頁/共32頁標(biāo)準(zhǔn)雙極工藝流程-隔離隔離隔離氧化第14頁/共32頁47

基區(qū)標(biāo)準(zhǔn)雙極工藝流程-Base基區(qū)基區(qū)氧化涂膠曝光顯影濕法腐蝕基區(qū)注入基區(qū)推阱第15頁/共32頁基區(qū)標(biāo)準(zhǔn)雙極工藝流程-Base基區(qū)基區(qū)氧化第15頁/48標(biāo)準(zhǔn)雙極工藝流程-發(fā)射區(qū)/集電區(qū)發(fā)射區(qū)/集電區(qū)涂膠曝光顯影濕法腐蝕磷擴(kuò)摻雜發(fā)射區(qū)推阱第16頁/共32頁標(biāo)準(zhǔn)雙極工藝流程-發(fā)射區(qū)/集電區(qū)發(fā)射區(qū)/集電區(qū)第16頁/共349標(biāo)準(zhǔn)雙極工藝流程-孔刻蝕和金屬連線金屬互聯(lián)孔涂膠孔曝光顯影孔刻蝕金屬淀積金屬層涂膠曝光顯影金屬刻蝕第17頁/共32頁標(biāo)準(zhǔn)雙極工藝流程-孔刻蝕和金屬連線金屬互聯(lián)第17頁/共32頁50鈍化保護(hù)層鈍化層淀積涂膠曝光顯影鈍化層刻蝕第18頁/共32頁鈍化保護(hù)層鈍化層淀積第18頁/共32頁51CMOS集成電路工藝

--以P阱硅柵CMOS為例VDDINOUTP管N管SDDSCMOS電路圖第19頁/共32頁CMOS集成電路工藝

VDDINOUTP管N管SDD52P阱形成N-SiN-SiSiO2一次氧化涂膠曝光顯影濕法腐蝕第20頁/共32頁P(yáng)阱形成N-SiN-SiSiO2一次氧化第20頁/53P阱形成（續(xù)）N-SiP-N-SiP-BP阱注入P阱推阱氧化第21頁/共32頁P(yáng)阱形成（續(xù)）N-SiP-N-SiP-BP阱注入第54

有源區(qū)形成N-SiP-Si3N4N-SiP-Si3N4SiN淀積涂膠曝光顯影濕法SiN腐蝕濕法Oxide