工業(yè)軟件EDA深度研究：海外巨頭的成功之路與國(guó)內(nèi)廠商的破局之道

工業(yè)軟件EDA深度研究：海外巨頭的成功之路與國(guó)內(nèi)廠商的破局之道一、EDA基本介紹1.1

EDA是集成電路設(shè)計(jì)的基礎(chǔ)工具EDA（ElectronicDesignAutomation，電子設(shè)計(jì)自動(dòng)化）是指利用計(jì)算機(jī)軟件完成大規(guī)模集成

電路的設(shè)計(jì)、仿真、驗(yàn)證等流程的設(shè)計(jì)方式，融合了圖形學(xué)、計(jì)算數(shù)學(xué)、微電子學(xué)，拓?fù)溥壿媽W(xué)、

材料學(xué)及人工智能等技術(shù)。隨著集成電路產(chǎn)業(yè)的發(fā)展，設(shè)計(jì)規(guī)模越來(lái)越大，制造工藝越來(lái)越復(fù)雜，

設(shè)計(jì)師依靠手工難以完成相關(guān)工作，必須依靠

EDA工具完成電路設(shè)計(jì)、版圖設(shè)計(jì)、版圖驗(yàn)證、性

能分析等工作。EDA軟件作為集成電路領(lǐng)域的上游基礎(chǔ)工具，貫穿于集成電路設(shè)計(jì)、制造、封測(cè)

等環(huán)節(jié)，是集成電路產(chǎn)業(yè)的戰(zhàn)略基礎(chǔ)支柱之一。EDA作為集成電路設(shè)計(jì)的基礎(chǔ)工具，大致經(jīng)歷了四個(gè)發(fā)展階段，目前已在計(jì)算機(jī)、通信、航天航

空等領(lǐng)域發(fā)揮著重要作用。在

20

世紀(jì)

70

年代，由于當(dāng)時(shí)電路集成度不高，設(shè)計(jì)人員可以依靠手

工完成電路圖的輸入、布局和布線。但隨著集成電路產(chǎn)業(yè)的快速發(fā)展，面對(duì)現(xiàn)今已達(dá)萬(wàn)億門級(jí)的集

成度，再憑手工完成電路設(shè)計(jì)已具有極高的難度。在此期間，EDA從一開(kāi)始的通用

CAD輔助電子

設(shè)計(jì)，逐步走上了專業(yè)化、商業(yè)化的道路，EDA技術(shù)上也不斷實(shí)現(xiàn)突破，軟件工具功能愈發(fā)強(qiáng)大。EDA主要對(duì)現(xiàn)代集成電路設(shè)計(jì)和制造環(huán)節(jié)形成支撐。一個(gè)完整的集成電路設(shè)計(jì)和制造流程主要包

括工藝平臺(tái)開(kāi)發(fā)、集成電路設(shè)計(jì)和集成電路制造三個(gè)階段，而這三個(gè)階段均需要對(duì)應(yīng)的

EDA工具

作為支撐，包括用于支撐工藝平臺(tái)開(kāi)發(fā)和集成電路制造兩個(gè)階段的制造類

EDA工具以及支撐集成

電路設(shè)計(jì)階段的設(shè)計(jì)類

EDA工具。同時(shí)，EDA是連接設(shè)計(jì)和制造兩個(gè)環(huán)節(jié)的紐帶和橋梁，如集成

電路設(shè)計(jì)企業(yè)需通過(guò)加載晶圓廠提供的特定工藝平臺(tái)的

PDK（或

IP和標(biāo)準(zhǔn)單元庫(kù)），獲取電路設(shè)

計(jì)所需的必要信息和數(shù)據(jù)，進(jìn)而開(kāi)展設(shè)計(jì)工作，而

PDK的生成及驗(yàn)證環(huán)節(jié)是需要

EDA支撐的。根據(jù)

EDA工具使用階段可以分為集成電路制造類

EDA工具和集成電路設(shè)計(jì)類

EDA工具兩個(gè)主

要大類。制造類

EDA工具主要用于集成電路制造的工藝平臺(tái)開(kāi)發(fā)階段及晶圓生產(chǎn)階段，以此可進(jìn)

一步劃分為兩類

EDA；設(shè)計(jì)類

EDA工具主要用于集成電路的設(shè)計(jì)階段，按電路類型進(jìn)一步可劃分

為數(shù)字集成電路

EDA和模擬集成電路

EDA兩大類。1>

集成電路制造類

EDA工具：主要指晶圓廠（包括晶圓代工廠、IDM的制造部門等）在工藝平

臺(tái)開(kāi)發(fā)階段和晶圓生產(chǎn)階段使用的，用于支撐其完成半導(dǎo)體器件/制造工藝開(kāi)發(fā)、器件建模和

PDK、集成電路制造等環(huán)節(jié)的

EDA工具。該等工具能夠幫助晶圓廠完成半導(dǎo)體器件和制造工

藝的設(shè)計(jì)，建立半導(dǎo)體器件的模型并通過(guò)

PDK或建立

IP和標(biāo)準(zhǔn)單元庫(kù)等方式提供給集成電

路設(shè)計(jì)企業(yè)，并在后續(xù)根據(jù)物理實(shí)現(xiàn)后的設(shè)計(jì)文件完成制造時(shí)，優(yōu)化制造流程，提高量產(chǎn)良率。2>

集成電路設(shè)計(jì)類

EDA工具：根據(jù)集成電路處理的信號(hào)不同，可分為數(shù)字集成電路設(shè)計(jì)類

EDA工具（數(shù)字

EDA工具）和模擬集成電路設(shè)計(jì)類

EDA工具（模擬

EDA工具）。電學(xué)中，將

連續(xù)變化的電壓、電流等物理量稱為模擬信號(hào)，而離散變化的電壓、電流則稱為數(shù)字信號(hào)。由

于處理上述兩類不同信號(hào)的集成電路在形態(tài)、功能、設(shè)計(jì)流程及設(shè)計(jì)方法學(xué)等方面上差異較大，

因此可按照模擬電路和數(shù)字電路各自在設(shè)計(jì)時(shí)所使用的

EDA工具產(chǎn)品進(jìn)行分類。IC設(shè)計(jì)可大致分為全定制與半定制設(shè)計(jì)，EDA能對(duì)兩類設(shè)計(jì)流程實(shí)現(xiàn)全面覆蓋。1>

全定制設(shè)計(jì)是指基于晶體管級(jí)，所有器件和互連版圖都用手工生成的設(shè)計(jì)方法，這種方法比較

適合大批量生產(chǎn)、要求集成度高、速度快、面積小、功耗低的通用

IC或

ASIC，因此全定制設(shè)

計(jì)方法一般用來(lái)設(shè)計(jì)模擬電路及數(shù)?；旌想娐?。2>

半定制設(shè)計(jì)是基于門陣列（gate-array）和標(biāo)準(zhǔn)單元（standard-cell）的，由于其成本低、周期

短、芯片利用率低而適合于小批量、速度快的芯片，因此半定制設(shè)計(jì)方法一般用來(lái)設(shè)計(jì)數(shù)字電

路。半定制設(shè)計(jì)可以進(jìn)一步分為前端設(shè)計(jì)與后端設(shè)計(jì)：（1）前端設(shè)計(jì)又稱邏輯設(shè)計(jì)，指從輸入需求到輸出網(wǎng)表的過(guò)程，主要包括流程包括規(guī)格制定、詳細(xì)設(shè)計(jì)、HDL編碼、仿真驗(yàn)證、邏

輯綜合、靜態(tài)時(shí)序分析、形式驗(yàn)證等環(huán)節(jié)；（2）后端設(shè)計(jì)又稱物理設(shè)計(jì)，指從輸入網(wǎng)表到輸

出物理版圖（GDSII形式）的過(guò)程，包括主要流程包括可測(cè)性設(shè)計(jì)、布局規(guī)劃、時(shí)鐘樹(shù)綜合、

布線、寄生參數(shù)提取、版圖物理驗(yàn)證等環(huán)節(jié)。1.2

EDA是集成電路產(chǎn)業(yè)的基石目前，集成電路產(chǎn)業(yè)鏈主要包括上游支撐層、中游制造層及下游應(yīng)用層等：1>

產(chǎn)業(yè)鏈上游為支撐層，主要包括技術(shù)服務(wù)商、軟件供應(yīng)商、材料及設(shè)備供應(yīng)商等。其中，技術(shù)

服務(wù)商針對(duì)集成電路設(shè)計(jì)、生產(chǎn)、測(cè)試、封裝及技術(shù)研發(fā)等環(huán)節(jié)提供各類模塊化/專業(yè)化技術(shù)

服務(wù)；軟件供應(yīng)商主要從事設(shè)計(jì)工具開(kāi)發(fā)、銷售和服務(wù)；材料及設(shè)備供應(yīng)商提供集成電路設(shè)計(jì)

和制造全過(guò)程所需的硅片、光刻膠、掩模版等原材料，以及硅片制造、晶圓制造、封測(cè)等專用

設(shè)備。2>

產(chǎn)業(yè)鏈中游為制造層，主要包括集成電路設(shè)計(jì)、生產(chǎn)、封裝和測(cè)試企業(yè)。其中，集成電路設(shè)計(jì)

企業(yè)通過(guò)對(duì)集成電路系統(tǒng)、邏輯、電路和性能的研究設(shè)計(jì)，最終轉(zhuǎn)化為物理設(shè)計(jì)版圖；集成電

路生產(chǎn)企業(yè)負(fù)責(zé)晶圓生產(chǎn)，利用設(shè)計(jì)版圖制作光掩模版，并以多次光刻的方法將電路圖形呈現(xiàn)

于晶圓上，最終在晶圓表面/內(nèi)部形成立體電路；集成電路封裝企業(yè)主要將加工完成的晶圓，

進(jìn)行切割、封塑和包裝，以保護(hù)管芯并最終形成芯片產(chǎn)品；集成電路測(cè)試企業(yè)主要對(duì)芯片的可

靠性、穩(wěn)定性等進(jìn)行檢測(cè)。3>

產(chǎn)業(yè)鏈下游包括各應(yīng)用領(lǐng)域的系統(tǒng)廠商或制造商。該等企業(yè)最終將各類芯片成品集成于自身

產(chǎn)品（如工業(yè)產(chǎn)品、消費(fèi)電子產(chǎn)品、計(jì)算機(jī)相關(guān)產(chǎn)品、通信及周邊產(chǎn)品）中并投入市場(chǎng)。EDA屬于集成電路產(chǎn)業(yè)鏈上游支撐層中的軟件工具類，是整個(gè)集成電路產(chǎn)業(yè)的核心環(huán)節(jié)之一。目

前，EDA工具軟件已廣泛運(yùn)用于產(chǎn)業(yè)鏈中游的設(shè)計(jì)、生產(chǎn)、封裝、測(cè)試等環(huán)節(jié)。EDA對(duì)行業(yè)生產(chǎn)效率、產(chǎn)品技術(shù)水平有重要影響。從集成電路設(shè)計(jì)的角度看，設(shè)計(jì)人員必須使用

EDA工具設(shè)計(jì)幾十萬(wàn)到數(shù)十億晶體管的復(fù)雜集成電路，以減少設(shè)計(jì)偏差、提高流片成功率及節(jié)省

流片費(fèi)用。EDA行業(yè)的市場(chǎng)狀況與集成電路設(shè)計(jì)業(yè)的發(fā)展?fàn)顩r緊密相關(guān)，每年

EDA市場(chǎng)表現(xiàn)情況

與設(shè)計(jì)企業(yè)營(yíng)收狀況具有高度一致性。從集成電路制造的角度看，芯片制造工藝不斷演進(jìn)，而新材

料、新工藝相關(guān)的下一代制造封測(cè)

EDA技術(shù)將給集成電路性能提升、尺寸縮減帶來(lái)新的發(fā)展機(jī)遇。芯片/集成電路產(chǎn)業(yè)呈現(xiàn)倒金字塔狀，EDA處于基石地位，支撐著規(guī)模龐大的數(shù)字經(jīng)濟(jì)。從市場(chǎng)價(jià)

值來(lái)看，根據(jù)賽迪智庫(kù)數(shù)據(jù)，2020

年

EDA行業(yè)的全球市場(chǎng)規(guī)模超過(guò)

70

億美元，卻支撐著數(shù)十萬(wàn)

億規(guī)模的數(shù)字經(jīng)濟(jì)。在中國(guó)這個(gè)全球規(guī)模最大、增速最快的集成電路市場(chǎng)，EDA杠桿效應(yīng)更大。

可以想象，一旦

EDA這一產(chǎn)業(yè)基礎(chǔ)出現(xiàn)問(wèn)題，包括集成電路設(shè)計(jì)企業(yè)在內(nèi)的全球集成電路產(chǎn)業(yè)必

將受到重大影響，由

EDA工具、集成電路、電子系統(tǒng)、數(shù)字經(jīng)濟(jì)等構(gòu)成的倒金字塔產(chǎn)業(yè)鏈結(jié)構(gòu)穩(wěn)

定將面臨巨大挑戰(zhàn)。EDA技術(shù)讓更大規(guī)模的集成電路成為可能，并能極大地降低軟件設(shè)計(jì)成本。隨著現(xiàn)在的芯片越來(lái)

越復(fù)雜，目前最常用的

SOC的晶體管個(gè)數(shù)更是動(dòng)輒就是幾億，甚至上十億，其設(shè)計(jì)的復(fù)雜度決定

了必須要由

EDA完成。此外，根據(jù)加州大學(xué)圣迭戈分校

AndrewKahng教授在

2013

年的推測(cè)，

2011

年設(shè)計(jì)一款消費(fèi)級(jí)應(yīng)用處理器芯片的成本約

4000

萬(wàn)美元，如果不考慮

1993

年至

2009

年的

EDA技術(shù)進(jìn)步，相關(guān)設(shè)計(jì)成本可能高達(dá)

77

億美元，EDA技術(shù)進(jìn)步讓設(shè)計(jì)效率提升近

200

倍。EDA工具的發(fā)展從整體上提升了芯片設(shè)計(jì)的效率，從而平抑了芯片設(shè)計(jì)的總體成本。IP是現(xiàn)代集成電路設(shè)計(jì)與開(kāi)發(fā)工作中不可或缺的要素。IP核（IntellectualPropertyCore）是指在

半導(dǎo)體集成電路設(shè)計(jì)中那些可以重復(fù)使用的、具有自主知識(shí)產(chǎn)權(quán)功能的設(shè)計(jì)模塊。隨著超大規(guī)模集

成電路設(shè)計(jì)、制造技術(shù)的發(fā)展，集成電路設(shè)計(jì)步入

SoC時(shí)代，設(shè)計(jì)變得日益復(fù)雜，利用預(yù)先設(shè)計(jì)、

驗(yàn)證好的功能模塊就可大幅提升設(shè)計(jì)效率。以

IP復(fù)用、軟硬件協(xié)同設(shè)計(jì)和超深亞微米/納米級(jí)設(shè)計(jì)

為技術(shù)支撐的

SoC已成為當(dāng)今超大規(guī)模集成電路的主流方向，當(dāng)前國(guó)際上絕大部分

SoC都是基于

多種不同

IP組合進(jìn)行設(shè)計(jì)的。EDA公司同樣具備為下游客戶提供豐富

IP方案的能力。EDA公司下游客戶包括眾多的設(shè)計(jì)公司，

為了提高設(shè)計(jì)效率，他們無(wú)需對(duì)芯片每個(gè)細(xì)節(jié)進(jìn)行設(shè)計(jì)，通過(guò)購(gòu)買

IP方案就可以實(shí)現(xiàn)某個(gè)特定功

能，而如何選擇

IP方案就成為了關(guān)鍵。與

EDA的生態(tài)類似，客戶往往會(huì)成熟可靠的

IP方案以及

IP供應(yīng)商，客戶粘性較大。若

EDA公司將

IP授權(quán)與

EDA銷售捆綁在一起，就不僅能為客戶提供

更加完整高效的芯片設(shè)計(jì)方案，還能提升客戶粘性與品牌競(jìng)爭(zhēng)力，進(jìn)一步推動(dòng)

EDA與

IP生態(tài)的完

善。目前，IP授權(quán)已經(jīng)成為

Synopsys與

Cadence兩大

EDA巨頭的重要收入來(lái)源。1.3

EDA未來(lái)兩大發(fā)展趨勢(shì)：EDA+云、EDA+AI后摩爾時(shí)代的集成電路技術(shù)演進(jìn)方向主要包括：1>

面向延續(xù)摩爾定律（MoreMoore）方向：?jiǎn)涡酒募梢?guī)模呈現(xiàn)爆發(fā)性增長(zhǎng)，為

EDA工具的

設(shè)計(jì)效率提出了更高的要求。2>

面向擴(kuò)展摩爾定律（MorethanMoore）方向：伴隨邏輯、模擬、存儲(chǔ)等功能被疊加到同一芯

片，EDA工具需具備對(duì)復(fù)雜功能設(shè)計(jì)的更強(qiáng)支撐能力。3>

面向超越摩爾定律（BeyondMoore）方向：新工藝、新材料、新器件等的應(yīng)用要求

EDA工具

的發(fā)展在仿真、驗(yàn)證等關(guān)鍵環(huán)節(jié)實(shí)現(xiàn)方法學(xué)的創(chuàng)新。后摩爾時(shí)代技術(shù)從單芯片的集成規(guī)模、功能集成、工藝、材料等方面的演進(jìn)驅(qū)動(dòng)著

EDA技術(shù)的進(jìn)

步和其應(yīng)用的延伸拓展。云化及平臺(tái)化是行業(yè)的重要趨勢(shì)。隨著

IC設(shè)計(jì)復(fù)雜度的不斷提升，IC設(shè)計(jì)公司都會(huì)面臨計(jì)算資

源需求激增、EDA峰值性能需求難以被滿足，深工藝數(shù)據(jù)遷移的消耗成本，多項(xiàng)目并行發(fā)生的資

源搶奪以及辦公地點(diǎn)限制帶來(lái)的效率影響等，這些問(wèn)題都會(huì)直接影響芯片的研發(fā)周期以及研發(fā)成

本。IC設(shè)計(jì)上云能平滑多項(xiàng)目并行帶來(lái)的資源搶奪問(wèn)題，降低

EDA的購(gòu)買成本，進(jìn)而提升研發(fā)整

體的效率。此外，過(guò)去安全隱患一直是限制

IC設(shè)計(jì)上云的關(guān)鍵阻礙，近年來(lái)，伴隨相關(guān)技術(shù)的逐

漸成熟，用戶使用習(xí)慣的改善，“云計(jì)算+EDA工具”的模式開(kāi)始逐漸得到認(rèn)可。例如，微軟就與

MentorGraphics、臺(tái)積電、AMD多方合作，在微軟云

Azure上驗(yàn)證了

7nm的芯片設(shè)計(jì)；Synopsys與三星合作推出了

SAFE云設(shè)計(jì)平臺(tái)，共同為

SamsungFoundry的客戶提供可拓展的安全的云端

設(shè)計(jì)環(huán)境，在該環(huán)境中可實(shí)現(xiàn)

IC設(shè)計(jì)和驗(yàn)證、全數(shù)字和模擬流程。AI將更好地實(shí)現(xiàn)

EDA設(shè)計(jì)中算力、資源的分配，AI與

EDA融合是另一重要的行業(yè)發(fā)展趨勢(shì)。近

年來(lái)，伴隨芯片設(shè)計(jì)基礎(chǔ)數(shù)據(jù)量的不斷增加、系統(tǒng)運(yùn)算能力的階躍式上升，這讓

AI技術(shù)在

EDA領(lǐng)

域的應(yīng)用的需求逐步上升。借助

AI算法，EDA工具可以幫助客戶實(shí)現(xiàn)最優(yōu)化的功耗、性能、面

積目標(biāo)，大幅提升芯片設(shè)計(jì)驗(yàn)證效率，助力芯片設(shè)計(jì)企業(yè)提升產(chǎn)品研發(fā)效率，以開(kāi)發(fā)性能更高的終

端產(chǎn)品。2017

年，美國(guó)國(guó)防部高級(jí)研究計(jì)劃局（DARPA）推出的“電子復(fù)興計(jì)劃（ERI）”中的

電子設(shè)備智能設(shè)計(jì)（IDEA）項(xiàng)目，描繪出新的

AI技術(shù)賦能

EDA工具發(fā)展目標(biāo)與方向。其中，提

出的目標(biāo)是實(shí)現(xiàn)“設(shè)計(jì)工具在版圖設(shè)計(jì)中無(wú)人干預(yù)的能力”，即通過(guò)人工智能和機(jī)器學(xué)習(xí)的方法將

設(shè)計(jì)經(jīng)驗(yàn)固化，進(jìn)而形成統(tǒng)一的版圖生成器，以期實(shí)現(xiàn)通過(guò)版圖生成器在

24

小時(shí)之內(nèi)完成

SoC

（系統(tǒng)級(jí)芯片）、SiP（系統(tǒng)級(jí)封裝）和印刷電路板（PCB）的版圖設(shè)計(jì)。海外

EDA巨頭正積極布局

AI技術(shù)。2020

年

3

月，Synopsys推出業(yè)界首個(gè)用于

AI自主芯片設(shè)計(jì)

解決方案——DSO.ai，可以幫助設(shè)計(jì)團(tuán)隊(duì)優(yōu)化決策流程，讓芯片設(shè)計(jì)團(tuán)隊(duì)接近專家級(jí)水平進(jìn)行操

作。DSO.ai也被瑞薩電子引入到其先進(jìn)的汽車芯片設(shè)計(jì)環(huán)境，以實(shí)現(xiàn)更好的

PPA解決方案。2021

年

7

月，Cadence推出首款基于機(jī)器學(xué)習(xí)的設(shè)計(jì)工具——Cerebrus，這款工具可以擴(kuò)展數(shù)字芯片

設(shè)計(jì)流程并使之自動(dòng)化，相較人工方法可將工程生產(chǎn)力提高多達(dá)

10

倍，同時(shí)最多可將功耗、性能

和面積

（PPA）結(jié)果改善

20%，以快速滿足包括消費(fèi)電子、超大規(guī)模計(jì)算、5G通信、汽車和移

動(dòng)等廣泛市場(chǎng)的設(shè)計(jì)要求。二、EDA行業(yè)及競(jìng)爭(zhēng)格局分析2.1

行業(yè)規(guī)模：整體平穩(wěn)增長(zhǎng)，國(guó)內(nèi)市場(chǎng)增速高于全球近年來(lái)，集成電路產(chǎn)業(yè)市場(chǎng)保持平穩(wěn)增長(zhǎng)。根據(jù)世界半導(dǎo)體貿(mào)易統(tǒng)計(jì)組織（WSTS）統(tǒng)計(jì)，從

2014

年到

2020

年，全球半導(dǎo)體市場(chǎng)規(guī)模從

3358

億美元提升至

4404

億美元，年均復(fù)合增長(zhǎng)率達(dá)

4.62%。

從

2014

年到

2020

年，全球集成電路市場(chǎng)規(guī)模從

2773

億美元提升至

3612

億美元，年均復(fù)合增

長(zhǎng)率達(dá)

4.50%。我國(guó)集成電路市場(chǎng)增速快于全球。根據(jù)中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)統(tǒng)計(jì)，從

2014

年到

2020

年，中國(guó)集

成電路市場(chǎng)規(guī)模從

3015

億元提升至

8848

億元，年均復(fù)合增長(zhǎng)率達(dá)

19.65%，保持了穩(wěn)定增長(zhǎng)，

且增速明顯高于全球。全球

EDA行業(yè)穩(wěn)定向好，亞太市場(chǎng)快速增長(zhǎng)。在近年來(lái)全球集成電路產(chǎn)業(yè)基本保持穩(wěn)定向好的發(fā)

展態(tài)勢(shì)下，近年全球

EDA工具總銷售額保持穩(wěn)定上漲，2020

年實(shí)現(xiàn)總銷售額

72.3

億美元，同比

增長(zhǎng)

10.7%。根據(jù)賽迪智庫(kù)統(tǒng)計(jì)，在

2020

年全球各地區(qū)

EDA市場(chǎng)銷售額方面，北美約占

40.9%，

亞太地區(qū)約占

42.1%，歐洲地區(qū)約占

17%。目前北美地區(qū)是

EDA技術(shù)最為發(fā)達(dá)的地區(qū)，而中國(guó)大

陸地區(qū)集成電路設(shè)計(jì)業(yè)的快速發(fā)展帶動(dòng)了亞太地區(qū)

EDA工具銷售額的增長(zhǎng)。我國(guó)

EDA市場(chǎng)增速高于全球水平，本土

EDA企業(yè)市占率較低。根據(jù)賽迪智庫(kù)，2020

年，我國(guó)

EDA行業(yè)總銷售額約為

66.2

億元，同比增長(zhǎng)

19.9%，實(shí)現(xiàn)連續(xù)增長(zhǎng)，增速高于全球范圍內(nèi)

10.7%

的水平。其中，我國(guó)自主

EDA工具企業(yè)在本土市場(chǎng)營(yíng)業(yè)收入約為

7.6

億元，同比增幅

65.2%，目

前還是以境內(nèi)銷售為主。通過(guò)

EDA國(guó)內(nèi)市場(chǎng)總銷售額及國(guó)產(chǎn)

EDA國(guó)內(nèi)市場(chǎng)銷售額可以計(jì)算得到，

2018-2020

年我國(guó)國(guó)產(chǎn)

EDA工具在國(guó)內(nèi)市場(chǎng)銷售份額分別為

6.2%、8.3%、11.5%，盡管市占率

逐步提高，但仍處于較低水平，可見(jiàn)海外廠商依舊占據(jù)絕對(duì)優(yōu)勢(shì)。2.2

競(jìng)爭(zhēng)格局：海外三巨頭優(yōu)勢(shì)明顯從全球范圍內(nèi)的競(jìng)爭(zhēng)格局來(lái)看，楷登電子、新思科技和西門子

EDA具有明顯的優(yōu)勢(shì)，國(guó)產(chǎn)

EDA廠商距第一梯隊(duì)還有一定差距。EDA行業(yè)市場(chǎng)集中度較高，全球

EDA行業(yè)主要由楷登電子、新

思科技和西門子

EDA壟斷，上述三家公司屬于具有顯著領(lǐng)先優(yōu)勢(shì)的第一梯隊(duì)，共占據(jù)了全球市場(chǎng)

78%的份額。華大九天與其他幾家企業(yè)，憑借部分領(lǐng)域的全流程工具或在局部領(lǐng)域的領(lǐng)先優(yōu)勢(shì)，位

列全球

EDA行業(yè)的第二梯隊(duì)，共占據(jù)了全球市場(chǎng)

15%的份額。第三梯隊(duì)的企業(yè)主要聚焦于某些特

定領(lǐng)域或用途的點(diǎn)工具，整體規(guī)模和產(chǎn)品完整度與前兩大梯隊(duì)的企業(yè)存在明顯的差距。對(duì)于國(guó)內(nèi)

EDA市場(chǎng)，目前仍由國(guó)際三巨頭占據(jù)絕對(duì)主導(dǎo)地位。根據(jù)賽迪智庫(kù)數(shù)據(jù)，2020

年國(guó)內(nèi)

EDA市場(chǎng)銷售額約

80%由國(guó)際三巨頭占據(jù)，國(guó)內(nèi)

EDA供應(yīng)商目前所占市場(chǎng)份額較小。

華大九天為本土

EDA龍頭企業(yè)，僅占國(guó)內(nèi)約

6%的份額。華大九天憑借模擬電路設(shè)計(jì)全流程

EDA工具系統(tǒng)、數(shù)字電路設(shè)計(jì)

EDA工具、平板顯示電路設(shè)計(jì)全流程

EDA工具系統(tǒng)和晶圓制造

EDA工

具等領(lǐng)域的優(yōu)勢(shì)，通過(guò)十余年發(fā)展再創(chuàng)新，不斷獲得市場(chǎng)突破。2020

年華大九天占領(lǐng)我國(guó)

EDA市

場(chǎng)約

5.9%的市場(chǎng)份額，居本土

EDA企業(yè)首位，本土企業(yè)份額占比保持在

50%以上。國(guó)內(nèi)

EDA企業(yè)難以提供全流程產(chǎn)品，但在部分細(xì)分領(lǐng)域具有優(yōu)勢(shì)，個(gè)別點(diǎn)工具功能強(qiáng)大。例如華

大九天是世界唯一提供全流程

FPD設(shè)計(jì)解決方案的供應(yīng)商，具有較強(qiáng)市場(chǎng)競(jìng)爭(zhēng)力。概倫電子在

SPICE建模工具及噪聲測(cè)試系統(tǒng)方面技術(shù)處于領(lǐng)先地位，業(yè)內(nèi)稱“黃金標(biāo)準(zhǔn)”。廣立微電子在良

率分析和工藝檢測(cè)的測(cè)試機(jī)方面產(chǎn)品具有明顯優(yōu)勢(shì)。目前國(guó)內(nèi)

EDA企業(yè)和海外巨頭的差距明顯，三巨頭建立起了堅(jiān)實(shí)的競(jìng)爭(zhēng)壁壘，究其原因主要有以

下幾點(diǎn)：1>

海外巨頭通過(guò)持續(xù)的收并購(gòu)?fù)晟飘a(chǎn)品矩陣，逐步形成全工具鏈、全流程的覆蓋。

EDA產(chǎn)業(yè)技術(shù)流程很長(zhǎng)，需要種類繁多的軟硬件工具配合從而形成工具鏈。目前，海外

EDA三巨

頭均已覆蓋了芯片設(shè)計(jì)所有環(huán)節(jié)，并選擇了相應(yīng)主攻的細(xì)分領(lǐng)域，打造了自身的明星產(chǎn)品。而國(guó)內(nèi)

的

EDA公司只是在“點(diǎn)工具”上有所突破，做得相對(duì)較好的也只是突破了多個(gè)“點(diǎn)工具”，僅有

幾家公司初步形成了較為完善的工具鏈，總體來(lái)說(shuō)國(guó)內(nèi)

EDA技術(shù)積累較淺。收并購(gòu)是

EDA海外龍頭產(chǎn)品演進(jìn)擴(kuò)張的重要手段。歷史上，海外三巨頭共發(fā)起過(guò)

200

多次收并

購(gòu)，其中

Synopsys次數(shù)高達(dá)

80

次，為三家中最多。正是通過(guò)不斷地兼并和收購(gòu)，三家公司不斷

擴(kuò)張自身的業(yè)務(wù)和產(chǎn)品線邊界，使規(guī)?？焖贁U(kuò)大。以

Synopsys為例，早在

1990

年公司就收購(gòu)了

Zycad公司的

VHDL仿真業(yè)務(wù),并推出了測(cè)試綜合產(chǎn)品；2002

年，公司收購(gòu)了剛結(jié)束與

Cadence多年訴訟的

Avanti，一舉補(bǔ)齊了數(shù)字集成電路

EDA全流程所需要的團(tuán)隊(duì)和技術(shù)，成為歷史上第一

家可以提供頂級(jí)前后端完整

IC設(shè)計(jì)方案的領(lǐng)先

EDA工具供應(yīng)商，改變了傳統(tǒng)上“Synopsys占前

端，Cadence占后端”的格局，也為后續(xù)公司市場(chǎng)份額超過(guò)

Cadence打下堅(jiān)實(shí)基礎(chǔ)。Cadence是

1988

年由

ECADSystems和

SDASystems兩個(gè)公司合并而成，SiemensEDA也是西門子于

2016

年收購(gòu)

Mentor成立的，可見(jiàn)收并購(gòu)是

EDA發(fā)展史上重要的部分。2>

下游客戶集中度高，與頭部廠商深度綁定推進(jìn)工藝領(lǐng)先。

EDA企業(yè)主要客戶包括產(chǎn)業(yè)鏈上游的

IC設(shè)計(jì)企業(yè)（Fabless）及中游的晶圓制造企業(yè)（Foundry），

市場(chǎng)集中度高。全球范圍內(nèi)主要的

IC設(shè)計(jì)企業(yè)包括高通、博通、英偉達(dá)等，2020

年全球前十大

IC設(shè)計(jì)公司（Fabless）收入共計(jì)達(dá)到

859.74

億美元。若按照全球

IC設(shè)計(jì)規(guī)模

1279

億美元來(lái)算，

2020

年全球前十大

IC設(shè)計(jì)公司市占率達(dá)到

67.22%，集中度高。從收入來(lái)看，2020

年世界范圍

內(nèi)前十大晶圓制造企業(yè)的市場(chǎng)集中率高達(dá)

95.68%。海外巨頭與其頭部客戶深度綁定，共同打造生態(tài)，實(shí)現(xiàn)

EDA技術(shù)與制程和工藝同步、持續(xù)地更新。

海外

EDA巨頭具有完整的

EDA產(chǎn)品線與工具鏈，并利用豐富的

IP庫(kù)打造了完善的

IC設(shè)計(jì)生態(tài)，

而

IP授權(quán)對(duì)于

Fabless客戶的研發(fā)是不可或缺的，因此領(lǐng)先的工具與完備的生態(tài)也進(jìn)一步提升了

客戶的黏性。同時(shí)對(duì)于頭部

Foundry，EDA海外三巨頭也實(shí)現(xiàn)了深度捆綁。由于制程和工藝在摩

爾定律的推動(dòng)下不斷更新，在這個(gè)過(guò)程中

Foundry也需要支持先進(jìn)制程的

EDA軟件，這也帶動(dòng)了

EDA工具的不斷迭代和更新，因此

EDA頭部廠商能實(shí)現(xiàn)“強(qiáng)者恒強(qiáng)”。目前國(guó)內(nèi)廠商缺乏與頭部Foundry的深度合作，國(guó)產(chǎn)

EDA產(chǎn)品難以匹配最先進(jìn)的工藝，這也導(dǎo)致本土企業(yè)難以進(jìn)入高端芯

片設(shè)計(jì)領(lǐng)域。3>

國(guó)內(nèi)企業(yè)與海外龍頭在研發(fā)投入與人才儲(chǔ)備方面存在差距。

EDA工具的迭代升級(jí)需要長(zhǎng)期、大量的資金投入，海外龍頭均保持了極高的研發(fā)投入水平。EDA是算法密集型的大型工業(yè)軟件系統(tǒng)，其開(kāi)發(fā)過(guò)程涉及計(jì)算機(jī)、數(shù)學(xué)、物理、電子電路、工藝等多種

學(xué)科和專業(yè)，因此

EDA技術(shù)的不斷的突破需要通過(guò)較長(zhǎng)時(shí)間的技術(shù)研發(fā)和專利積累才能逐步實(shí)現(xiàn)，

這也是海外龍頭即使占據(jù)了絕對(duì)壟斷地位還依舊不斷加大基礎(chǔ)研究和前沿技術(shù)研究力度的原因。

從研發(fā)費(fèi)用率來(lái)看，過(guò)去三年間海內(nèi)外主要

EDA企業(yè)研發(fā)費(fèi)用率均高于

30%。但在絕對(duì)投入上，

國(guó)內(nèi)外企業(yè)存在顯著差距，如

2020

年

Synopsys研發(fā)投入達(dá)到

12.8

億美元，而華大九天僅

1.8

億

人民幣，這也導(dǎo)致國(guó)產(chǎn)

EDA工具與海外龍頭依舊存在較大的差距。國(guó)內(nèi)

EDA人才較為匱乏，與海外存在較大差距。EDA行業(yè)對(duì)于研發(fā)人員的知識(shí)背景、研發(fā)能力

及經(jīng)驗(yàn)積累均有較高要求，培養(yǎng)一名

EDA研發(fā)人才往往需要

10

年左右的時(shí)間，海外

EDA龍頭均

在世界范圍內(nèi)通過(guò)產(chǎn)研合作來(lái)鎖定人才，Synopsys與

Cadence也積極地與國(guó)內(nèi)院校建立深入的

合作關(guān)系。此外，行業(yè)內(nèi)領(lǐng)先企業(yè)具備更高的知名度與更加完善的技術(shù)培訓(xùn)體系，對(duì)人才的吸引力較強(qiáng)；同時(shí)由于我國(guó)

EDA企業(yè)還處于發(fā)展初期，國(guó)內(nèi)行業(yè)整體薪酬偏低，本土人才流失較為嚴(yán)重。

根據(jù)賽迪智庫(kù)，2020

年我國(guó)僅有

4400

余

EDA人才，其中半數(shù)以上就職于外資企業(yè)。隨著本土企

業(yè)實(shí)力不斷增長(zhǎng)，未來(lái)注重產(chǎn)研結(jié)合及人才的薪資激勵(lì)是關(guān)鍵。2.3

我國(guó)

EDA產(chǎn)業(yè)未來(lái)將何去何從我國(guó)

EDA產(chǎn)業(yè)發(fā)展之路較為坎坷：1>

上世紀(jì)八十年代中后期，國(guó)內(nèi)開(kāi)始投入

EDA領(lǐng)域的研發(fā)。20

世紀(jì)

70

至

80

年代，由于巴黎

統(tǒng)籌委員會(huì)對(duì)中國(guó)實(shí)施的禁運(yùn)管制，中國(guó)無(wú)法購(gòu)買到國(guó)外的

EDA工具。2>

中國(guó)開(kāi)始進(jìn)行

EDA技術(shù)的自主研發(fā)與攻關(guān)，并在

1988

年啟動(dòng)國(guó)產(chǎn)

EDA工具“熊貓系統(tǒng)”

的研發(fā)工作。90

年代初，公司初始團(tuán)隊(duì)部分成員研發(fā)成功了中國(guó)歷史上第一款具有自主知識(shí)

產(chǎn)權(quán)的

EDA工具——“熊貓

ICCAD系統(tǒng)”，填補(bǔ)了我國(guó)在這一領(lǐng)域的空白。3>

隨后，我國(guó)

EDA企業(yè)進(jìn)入低谷期。由于國(guó)外解除了對(duì)我國(guó)

EDA工具的封鎖，國(guó)外

EDA工具

大量進(jìn)入中國(guó)，缺少政策和市場(chǎng)支持的國(guó)內(nèi)

EDA工具研發(fā)和應(yīng)用陷入低谷，這種情形也導(dǎo)致

了國(guó)內(nèi)集成電路產(chǎn)業(yè)對(duì)國(guó)外

EDA工具的重度依賴。4>

2008

年后，國(guó)產(chǎn)

EDA企業(yè)開(kāi)始涌現(xiàn)。2008

年

4

月，國(guó)家科技重大專項(xiàng)“核心電子器件、高

端通用芯片及基礎(chǔ)軟件產(chǎn)品”實(shí)施方案經(jīng)國(guó)務(wù)院常務(wù)會(huì)議審議并原則通過(guò)。作為《國(guó)家中長(zhǎng)期

科學(xué)和技術(shù)發(fā)展規(guī)劃綱要（2006-2020

年）》所確定的國(guó)家十六個(gè)科技重大專項(xiàng)之一，EDA行

業(yè)重新獲得了鼓勵(lì)和扶持。2008

年以來(lái)，國(guó)內(nèi)

EDA領(lǐng)域涌現(xiàn)了華大九天、概倫電子、廣立微

電子、國(guó)微集團(tuán)和芯和半導(dǎo)體等公司，中國(guó)本土

EDA企業(yè)開(kāi)始進(jìn)入市場(chǎng)的主流視野。中美科技摩擦加劇，EDA軟件成為美國(guó)對(duì)華封鎖的武器。2019

年以來(lái)，美國(guó)對(duì)我國(guó)國(guó)內(nèi)高科技企

業(yè)的制裁力度不斷加大，數(shù)次提高對(duì)國(guó)內(nèi)部分高科技企業(yè)的限制級(jí)別，尤其在集成電路和

EDA工

具領(lǐng)域體現(xiàn)的較為明顯。例如，2019

年

EDA三巨頭終止了與華為海思的合作，為國(guó)產(chǎn)芯片的發(fā)展

蒙上了一層陰影。國(guó)內(nèi)集成電路設(shè)計(jì)及制造企業(yè)開(kāi)始尋求實(shí)現(xiàn)

EDA工具軟件的進(jìn)口替代。對(duì)于國(guó)

內(nèi)

EDA廠商而言，這是一個(gè)化危為機(jī)的重要時(shí)刻。當(dāng)前國(guó)際形勢(shì)下，逆全球化的潛在風(fēng)險(xiǎn)不斷增加，使得工業(yè)生產(chǎn)的獨(dú)立、安全、自主上升到國(guó)家安

全層面。在這種環(huán)境下，國(guó)產(chǎn)工業(yè)軟件的發(fā)展具有前所未有的戰(zhàn)略性意義。美國(guó)對(duì)中國(guó)高新技術(shù)產(chǎn)

業(yè)的限制逐步加深，給我國(guó)的集成電路產(chǎn)業(yè)帶來(lái)了巨大挑戰(zhàn)，但這種形勢(shì)對(duì)于國(guó)內(nèi)

EDA廠商而言

也意味著機(jī)遇。目前，我國(guó)芯片設(shè)計(jì)企業(yè)所使用的

EDA工具主要來(lái)自于西方國(guó)家，為實(shí)現(xiàn)國(guó)產(chǎn)替代，我國(guó)

EDA企業(yè)任重道遠(yuǎn)。隨著國(guó)際貿(mào)易環(huán)境及政策形勢(shì)的日趨復(fù)雜，EDA工具的禁運(yùn)已經(jīng)成為西方國(guó)家對(duì)

我國(guó)高科技產(chǎn)業(yè)發(fā)展進(jìn)行限制的重要手段，對(duì)我國(guó)集成電路產(chǎn)業(yè)健康持續(xù)發(fā)展造成了重大影響。

2021

年

2

月

19

日，中央全面深化改革委員會(huì)第十八次會(huì)議提出，加快攻克重要領(lǐng)域“卡脖子”

技術(shù)，有效突破產(chǎn)業(yè)瓶頸，牢牢把握創(chuàng)新發(fā)展主動(dòng)權(quán)。為了創(chuàng)造穩(wěn)定的產(chǎn)業(yè)發(fā)展環(huán)境、打造完善的

集成電路供應(yīng)鏈體系，我國(guó)亟需提升國(guó)產(chǎn)

EDA工具軟件技術(shù)水平，加速

EDA工具國(guó)產(chǎn)化替代進(jìn)

程。目前海外三巨頭優(yōu)勢(shì)依舊明顯，占據(jù)了市場(chǎng)絕大部分份額。我們認(rèn)為以下幾點(diǎn)有助于我國(guó)

EDA企

業(yè)縮小與海外巨頭的差距：1>

政策扶持：從海外

EDA行業(yè)發(fā)展經(jīng)驗(yàn)來(lái)看，政策扶持是必不可少的。2017

年，美國(guó)國(guó)防高級(jí)

研究計(jì)劃局（DARPA）推出了一項(xiàng)為期

5

年、總值

15

億美元的電子復(fù)興計(jì)劃（ERI），用以

支持芯片技術(shù)的開(kāi)發(fā)，美國(guó)國(guó)會(huì)也增加了對(duì)

ERI的投入，每年額外注資

1.5

億美元。由于當(dāng)時(shí)

集成電路在摩爾定律的驅(qū)動(dòng)下，面臨物理和經(jīng)濟(jì)極限，ERI推動(dòng)著芯片產(chǎn)業(yè)進(jìn)入了下一個(gè)創(chuàng)新

階段。目前，國(guó)內(nèi)部分優(yōu)質(zhì)的集成電路企業(yè)得益于各項(xiàng)扶持政策，進(jìn)入快速成長(zhǎng)通道，在其各

自細(xì)分領(lǐng)域?qū)崿F(xiàn)國(guó)產(chǎn)替代，但仍需持續(xù)的產(chǎn)業(yè)政策來(lái)鼓勵(lì)產(chǎn)品創(chuàng)新、落實(shí)知識(shí)產(chǎn)權(quán)保護(hù)制度并

加強(qiáng)軟件正版化的相關(guān)工作。2>

產(chǎn)業(yè)融資方面：過(guò)去，由于行業(yè)投資回報(bào)期較久，因此較難有效吸引社會(huì)資金進(jìn)入，致使本土

EDA企業(yè)融資渠道相對(duì)狹窄，因此難以匹及海外龍頭的研發(fā)投入。目前，國(guó)家鼓勵(lì)商業(yè)性金

融機(jī)構(gòu)進(jìn)一步改善金融服務(wù)，大力支持符合條件的集成電路企業(yè)和軟件企業(yè)在境內(nèi)外上市融

資。國(guó)家及各級(jí)政府專項(xiàng)集成電路產(chǎn)業(yè)基金及國(guó)內(nèi)市場(chǎng)化產(chǎn)業(yè)投資機(jī)構(gòu)也開(kāi)始加大對(duì)國(guó)內(nèi)

EDA企業(yè)的投資力度，減輕

EDA企業(yè)高額研發(fā)投入的壓力，并利用自身在集成電路產(chǎn)業(yè)的

影響力促進(jìn)產(chǎn)業(yè)上下游聯(lián)動(dòng)，提高

EDA企業(yè)的市場(chǎng)競(jìng)爭(zhēng)力。3>

產(chǎn)研結(jié)合，注重人才培養(yǎng)：海外巨頭通過(guò)產(chǎn)研結(jié)合，鎖定了世界范圍內(nèi)

EDA領(lǐng)域的優(yōu)秀人才，

而我國(guó)

EDA人才相對(duì)匱乏。目前，我國(guó)多家高等院校開(kāi)始與國(guó)內(nèi)

EDA企業(yè)開(kāi)展深度產(chǎn)學(xué)研

合作，設(shè)立

EDA相關(guān)學(xué)院、學(xué)科或?qū)I(yè)課程，并通過(guò)各類技能挑戰(zhàn)賽、產(chǎn)教聯(lián)盟等方式聚合

產(chǎn)學(xué)優(yōu)質(zhì)資源，探索

EDA核心關(guān)鍵技術(shù)，培育行業(yè)新生力量。4>

打破壁壘，與下游先進(jìn)工藝進(jìn)行結(jié)合：國(guó)外三巨頭與下游頭部客戶打造了完善的

EDA服務(wù)生

態(tài)，使

EDA技術(shù)與工藝、制程相輔相成，共同發(fā)展。目前我國(guó)

EDA廠商與國(guó)際

Foundry的

合作機(jī)會(huì)有限，與先進(jìn)工藝的結(jié)合較為薄弱且明顯滯后，在高端市場(chǎng)，尤其是高制程的數(shù)字芯

片領(lǐng)域基本不具備競(jìng)爭(zhēng)力。未來(lái)，隨著國(guó)內(nèi)廠商技術(shù)不斷提高，需要積極尋找與下游先進(jìn)工藝

結(jié)合的機(jī)會(huì)。5>

由點(diǎn)到面實(shí)現(xiàn)突破：目前我國(guó)

EDA企業(yè)在局部環(huán)節(jié)具有優(yōu)勢(shì)，如華大九天的模擬電路仿真、

概倫電子的

SPICE建模領(lǐng)域等。以華大九天為例，根據(jù)招股說(shuō)明書(shū)，公司將利用

25.5

億募集

資金中投入超過(guò)

10

億到數(shù)字電路設(shè)計(jì)的相關(guān)方向，這也是本土

EDA企業(yè)最薄弱的環(huán)節(jié)。公

司也將投入

4

億多元用于面向特定類型芯片設(shè)計(jì)的

EDA工具開(kāi)發(fā)項(xiàng)目，完善

EDA工具類型。

從華大九天可以看出，未來(lái)國(guó)內(nèi)本土企業(yè)將致力于實(shí)現(xiàn)

EDA全流程、全領(lǐng)域的覆蓋。三、海外主要EDA企業(yè)盤點(diǎn)3.1

Synopsys：綜合實(shí)力最強(qiáng)的

EDA龍頭Synopsys是全球

EDA及半導(dǎo)體

IP的頭部廠商。1986

年，GE微電子中心的

AartdeGrus博士

創(chuàng)立

OptimalSolutions，致力于開(kāi)發(fā)具備自動(dòng)創(chuàng)建邏輯綜合功能的

Synthesis軟件。次年，公司更

名為

Synopsys。1990

年，公司收購(gòu)

Zycad，以此完善

VHDL仿真技術(shù)業(yè)務(wù)，也開(kāi)啟了長(zhǎng)達(dá)

30

余

年的收并購(gòu)史。2002

年，公司收購(gòu)

Avanti，成為歷史上第一家可以提供頂級(jí)前后端完整

IC設(shè)計(jì)方

案的領(lǐng)先

EDA工具供應(yīng)商。2008

年，公司超越

Cadence成為全球最大的

EDA提供商。目前，公

司已能提供最全面的

EDA產(chǎn)品和成熟的半導(dǎo)體

IP方案，其中

EDA市場(chǎng)份額位居全球第一，半導(dǎo)

體

IP市場(chǎng)份額全球第二。Synopsys營(yíng)業(yè)收入及營(yíng)業(yè)利潤(rùn)保持穩(wěn)定增長(zhǎng)。2020

年，Synopsys實(shí)現(xiàn)營(yíng)業(yè)收入

36.85

億美元，

同比增長(zhǎng)

9.66%，2016-2020

年

CAGR達(dá)

11.06%，近年來(lái)隨著物聯(lián)網(wǎng)、云計(jì)算、智能汽車等領(lǐng)

域的發(fā)展，芯片的應(yīng)用范圍擴(kuò)大，公司的收入總體增長(zhǎng)較為平穩(wěn)。2020

年公司實(shí)現(xiàn)營(yíng)業(yè)利潤(rùn)

6.70

億美元，同比增長(zhǎng)

20.74%，近兩年增速均超過(guò)

20%，保持了良好的勢(shì)頭。從收入拆分來(lái)看，公司“EDA+IP”的模式逐漸清晰。2020

年，公司

EDA相關(guān)收入占比為

57%，

依舊為最大的收入來(lái)源；IP授權(quán)的占比達(dá)到

33%，近年來(lái)占比逐步提升（2018

年

29%，2019

年

31%）。隨著芯片復(fù)雜度的不斷提升，IP核已經(jīng)成為現(xiàn)今

SoC設(shè)計(jì)的重要組成部分，公司也持續(xù)

完善

IP生態(tài)，與

EDA技術(shù)形成優(yōu)勢(shì)互補(bǔ)，目前公司“EDA+IP”的收入占比已達(dá)

90%左右。從收

入的地區(qū)拆分來(lái)看，2020

年中國(guó)為公司第二大市場(chǎng)，僅次于美國(guó)。公司近年來(lái)盈利能力穩(wěn)中有升，持續(xù)維持高研發(fā)投入。2020

年，公司毛利率達(dá)

78.44%，連續(xù)

3

年

實(shí)現(xiàn)提升；公司營(yíng)業(yè)利潤(rùn)率為

18.19%，連續(xù)

2

年實(shí)現(xiàn)提升，公司整體盈利能力持續(xù)向好。此外，

公司保持了極高的研發(fā)投入力度，2018-2020

年公司研發(fā)支出分別為

10.85、11.37、12.79

億元，

研發(fā)費(fèi)用率分別為

34.76%、33.83%、34.71%，可見(jiàn)要實(shí)現(xiàn)

EDA技術(shù)持續(xù)迭代和領(lǐng)先，大量的研

發(fā)投入是必備條件之一。公司

EDA業(yè)務(wù)覆蓋設(shè)計(jì)、驗(yàn)證、制造三大環(huán)節(jié)，產(chǎn)品線十分完善：1>

設(shè)計(jì)領(lǐng)域：公司芯片設(shè)計(jì)業(yè)務(wù)主要包括融合設(shè)計(jì)平臺(tái)（FusionDesignPlatform）及定制設(shè)計(jì)

平臺(tái)（CustomDesignPlatform）兩大平臺(tái)，以及

3DIC設(shè)計(jì)、機(jī)器學(xué)習(xí)/AI設(shè)計(jì)、物理實(shí)現(xiàn)、

RTL設(shè)計(jì)與綜合、物理驗(yàn)證、signoff、流程/測(cè)試自動(dòng)化、FPGA設(shè)計(jì)等產(chǎn)品。（1）FusionDesignPlatform平臺(tái)由公司領(lǐng)先的大規(guī)模并行數(shù)字設(shè)計(jì)工具構(gòu)建而成，增強(qiáng)了創(chuàng)新功能，使

設(shè)計(jì)人員能夠以業(yè)界理想的

QoR（全流程成果質(zhì)量）和

TTR（完成時(shí)間）加速其下一代設(shè)計(jì)

的交付，以應(yīng)對(duì)云計(jì)算、汽車、移動(dòng)和物聯(lián)網(wǎng)等市場(chǎng)不斷升級(jí)的挑戰(zhàn)。（2）CustomDesignPlatform是一套統(tǒng)一的設(shè)計(jì)和驗(yàn)證工具套件，可加速開(kāi)發(fā)高可靠性的定制和

AMS設(shè)計(jì)。該平

臺(tái)基于

CustomCompiler定制設(shè)計(jì)環(huán)境構(gòu)建，具有業(yè)界領(lǐng)先的電路仿真性能，快速易用的版

圖編輯器，以及用于寄生參數(shù)提取、可靠性分析和物理驗(yàn)證的一流技術(shù)。2>

驗(yàn)證領(lǐng)域：公司擁有全周期統(tǒng)一驗(yàn)證平臺(tái)，使用業(yè)內(nèi)領(lǐng)先的

VCS仿真、Verdi調(diào)試、SpyGlass靜態(tài)、VCFormal和經(jīng)過(guò)硅驗(yàn)證的

IP驗(yàn)證整個(gè)

SoC，能使用戶更早更快地找到

SoCbug，更

早啟動(dòng)軟件，并驗(yàn)證整個(gè)系統(tǒng)。驗(yàn)證業(yè)務(wù)相關(guān)產(chǎn)品具體包括仿真、靜態(tài)和形式驗(yàn)證、AMS驗(yàn)

證、驗(yàn)證

IP、SoC驗(yàn)證自動(dòng)化、硬件仿真、FPGA驗(yàn)證等。3.2

Cadence：全球領(lǐng)先的

EDA和

IP供應(yīng)商，產(chǎn)品覆蓋電子

設(shè)計(jì)全流程公司是電子設(shè)計(jì)領(lǐng)域的關(guān)鍵領(lǐng)導(dǎo)者，通過(guò)收并購(gòu)逐步實(shí)現(xiàn)從模擬

IC到數(shù)字

IC、芯片設(shè)計(jì)到

PCB和

IP業(yè)務(wù)的延伸。1988

年，SDA與

ECAD合并，Cadence成立。在發(fā)展初期，公司就通過(guò)收并

購(gòu)迅速補(bǔ)全領(lǐng)先的產(chǎn)品技術(shù)。1989

年，Cadence收購(gòu)

TangentSystems，并推出時(shí)序驅(qū)動(dòng)

ASIC布局和布線工具，成為

ICCAD的頭號(hào)供應(yīng)商。1990

年，Cadence收購(gòu)

GatewayDesignAutomation，

將

Verilog語(yǔ)言引入公開(kāi)應(yīng)用領(lǐng)域，促進(jìn)了原理圖設(shè)計(jì)到硬件描述語(yǔ)言的轉(zhuǎn)變。1999

年，公司收購(gòu)

OrCAD，收獲

PCB設(shè)計(jì)軟件及服務(wù)的最大客戶群，開(kāi)始進(jìn)入

PCB領(lǐng)域。2010

年，公司關(guān)注到半

導(dǎo)體

IP的市場(chǎng)機(jī)遇，于是收購(gòu)

Denali，以獲得提供

IP解決方案的能力。目前，公司產(chǎn)品主要包括

定制

IC/模擬/RF設(shè)計(jì)、數(shù)字設(shè)計(jì)與

Signoff、IC封裝設(shè)計(jì)與分析、IP、PCB設(shè)計(jì)與分析、系統(tǒng)分

析、系統(tǒng)設(shè)計(jì)與驗(yàn)證等，實(shí)現(xiàn)了

IC設(shè)計(jì)全流程的覆蓋。公司營(yíng)收及利潤(rùn)呈加速增長(zhǎng)態(tài)勢(shì)。20