計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)試題及答案(六)

計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)試題及答案第一部分選擇題一、單項(xiàng)選擇題本大題共10小題，每小題1分，共10分）ABC.虛擬機(jī)器D.實(shí)際機(jī)器P40A?B?C.系列機(jī)軟件必須保證向前兼容，力爭(zhēng)向上兼容D.系列機(jī)軟件必須保證向下兼容，力爭(zhēng)向后兼容prp63mA2pB.2p-1C.2p-1D.2p-1-1是p73A地址最低位為0B.地址最高位為0C.該信息寬度的一半D.該信息寬度的整數(shù)倍A存儲(chǔ)器最大的傳輸速率存儲(chǔ)器連續(xù)訪問(wèn)時(shí)的頻寬存儲(chǔ)器的實(shí)際傳輸速率p111ftogN-|B.1+ogN-|C.2+lo^N-D.3+lo^N-ACPUBC程序設(shè)計(jì)語(yǔ)言D.程序的局部性A內(nèi)容B.地址C速度D.周期A交換開(kāi)關(guān)B.縱橫交叉開(kāi)關(guān)C.單總線D.多總線A單指令流多數(shù)據(jù)流多指令流單數(shù)據(jù)流多指令流多數(shù)據(jù)流第二部分非選擇題10220請(qǐng)?jiān)诖痤}卡上作答。11.

軟件的功能可以用―硬件或_―固件――實(shí)現(xiàn)。12.

指令由―操作碼和一地址碼兩部分組成。p7513.計(jì)算機(jī)應(yīng)用可歸納為向上升級(jí)的4類(lèi)：數(shù)據(jù)處理、―信息處理―知識(shí)處理和智能處理。p44~p4514 浮點(diǎn)數(shù)下溢處理的精度損失對(duì)―系統(tǒng)程序和―應(yīng)用程序設(shè)計(jì)者都是透明的。p6915. 塊的大小、組相聯(lián)的-組數(shù)和組內(nèi)的-塊數(shù)，可以保證有較高的命中率。

適當(dāng)選擇好Cache的容量、16. 體多字和―多體單字―多體多字的交叉訪問(wèn)主存系統(tǒng)被稱(chēng)為并行主存系統(tǒng)。p1

能夠并行讀出多個(gè)CPU字的單17. 功能分配實(shí)質(zhì)上是中斷一處理程序軟件和中斷一響應(yīng)硬件的功能分配。p107

中斷系統(tǒng)的軟、硬件18 頁(yè)式存儲(chǔ)是把一主存空間和一程序空間都機(jī)械地等分成固定大小的頁(yè)，按頁(yè)順序編號(hào)。p13119.主存空間數(shù)據(jù)相關(guān)是相鄰兩條指令之間出現(xiàn)對(duì)主存同一單元要求―先寫(xiě)而后讀的關(guān)聯(lián)。20 將二維數(shù)組中各元素在存儲(chǔ)器中一錯(cuò)位存放可以使行或列的各元素都能并行訪問(wèn)，但會(huì)造成一主對(duì)角線上各元素的并行訪問(wèn)沖突。5630請(qǐng)?jiān)诖痤}卡上作答。簡(jiǎn)述指令字格式優(yōu)化的措施。p80答：⑴采用擴(kuò)展操作碼，并根據(jù)指令的頻度Pj的分布狀況選擇適合的編碼方式，以縮短操作碼的平均碼長(zhǎng)；⑵采用多種尋址方式，以縮短地址碼的長(zhǎng)度，并在有限的地址長(zhǎng)度內(nèi)提供更多的地址信息；⑶采用0、1、2、3等多種地址制，以增強(qiáng)指令的功能；⑷在同種地址制內(nèi)再采用多種地址形式，讓每種地址字段可以有多種長(zhǎng)度，且讓長(zhǎng)操作碼與短操作碼進(jìn)行組配；⑸在維持指令字在存儲(chǔ)器中按整數(shù)邊界存儲(chǔ)的前提下，使用多種不同的指令字長(zhǎng)度。簡(jiǎn)述引入數(shù)據(jù)表示的原則。p61答：⑴看系統(tǒng)的效率是否有顯著提高，包括實(shí)現(xiàn)時(shí)間和存儲(chǔ)空間是否有顯著減少；實(shí)現(xiàn)時(shí)間是否減少又主要看主存和處理機(jī)之間傳遞的信息量是否減少；⑵看引入這種數(shù)據(jù)表示后，其通用性和利用率是否提高。如果只對(duì)某種數(shù)據(jù)結(jié)構(gòu)的實(shí)現(xiàn)效率高、而對(duì)其他數(shù)據(jù)結(jié)構(gòu)的實(shí)現(xiàn)效率低，或應(yīng)用較少，將導(dǎo)致性?xún)r(jià)比下降。簡(jiǎn)述數(shù)組多路通道的數(shù)據(jù)傳輸方式。p119答：數(shù)組多路通道在每選擇好一臺(tái)設(shè)備后，要連續(xù)傳送完固定K個(gè)字節(jié)的成組數(shù)據(jù)后，才能釋放總線，通道再去選擇下一臺(tái)設(shè)備，再傳送該設(shè)備的K個(gè)字節(jié)。如此，以成組方式輪流交叉地為多臺(tái)高速設(shè)備服務(wù)。設(shè)備要想傳送N個(gè)字節(jié)，就需要先給^/K~1次申請(qǐng)使用通道總線才行。簡(jiǎn)述機(jī)群系統(tǒng)相對(duì)于傳統(tǒng)的并行系統(tǒng)的優(yōu)點(diǎn)。答:⑴系統(tǒng)有高的性能價(jià)格比；⑵系統(tǒng)的開(kāi)發(fā)周期短；⑶系統(tǒng)的可擴(kuò)展性好；⑷系統(tǒng)的資源利用率高；⑸用戶(hù)投資風(fēng)險(xiǎn)?。虎视脩?hù)編程方便。簡(jiǎn)述SIMD答：⑴結(jié)構(gòu)不要過(guò)于復(fù)雜，以降低成本；⑵互聯(lián)要靈活，以滿(mǎn)足算法和應(yīng)用的需求；⑶處理單元間信息交換所需傳送步數(shù)盡可能少，以提高速度性能；⑷能用規(guī)整單一的基本構(gòu)件組合而成，或經(jīng)多次通過(guò)或多級(jí)連接來(lái)實(shí)現(xiàn)復(fù)雜的互聯(lián)，使模塊性好，以便于用VLSL實(shí)現(xiàn)并滿(mǎn)足系統(tǒng)的可擴(kuò)展性。四、簡(jiǎn)單應(yīng)用題（本大題共2小題，每小題10分，共20分）請(qǐng)?jiān)诖痤}卡上作答。給出N=826⑴寫(xiě)出互連函數(shù)關(guān)系。⑵如果采用omega網(wǎng)絡(luò)，需幾次通過(guò)才能完成此變換？。。0。。1。。2。。3。。4。。5。。6。。726解：⑴互聯(lián)函數(shù)關(guān)系：f（pPP）=PPP10 012。5⑵如果處理單元設(shè)有屏蔽位控制硬件，可讓PE5

、PE2、

和PE7

均處于屏蔽，4PE.PE、PE和PE為活躍，只需要在omega網(wǎng)絡(luò)上通過(guò)一次，傳輸路徑無(wú)冗余。43 6如果處理單元未設(shè)置屏蔽位控制硬件，就需要在omega網(wǎng)絡(luò)上通過(guò)兩次，此時(shí)，傳輸路徑就會(huì)出現(xiàn)很多冗余。3（其中最低位為下溢處理的附加位）經(jīng)ROM20的ROM表，列出ROM解：3位數(shù)的ROM下溢處理表共有23=8個(gè)地址，地址碼為0~111,每個(gè)地址存放一個(gè)處理結(jié)果。下溢處理平均處理誤差接近于0的ROM處理表如圖27所示地址010100111101110111內(nèi)容01011010111111圖27五、綜合應(yīng)用題本大題共2小題，每小題10分，共20分)請(qǐng)?jiān)诖痤}卡上作答。如果通道在數(shù)據(jù)傳送期中，選擇設(shè)備的時(shí)間［10s,傳送一個(gè)字節(jié)數(shù)據(jù)需要的時(shí)間TD為s。5281024掛？哪些設(shè)備不可掛？設(shè)備設(shè)備設(shè)備速率ABCDEF1/0.11/0.61/0.21/0.251/0.81/0.55f/B?s.-1題28表A~設(shè)備的速率?匕戟. =l/T解：⑴低速設(shè)備每隔5發(fā)出一個(gè)字節(jié)的數(shù)據(jù)傳送請(qǐng)求，掛低速設(shè)備的通道應(yīng)按字節(jié)多路通道方工作，極限流量 byte ?匕戟. =l/T如果所掛的臺(tái)數(shù)為m，設(shè)備的速率4實(shí)際就是設(shè)備發(fā)出的字節(jié)傳送請(qǐng)求的間隔時(shí)間的倒。數(shù)，相同設(shè)備，速率之和為mf 為了不丟失信息，應(yīng)滿(mǎn)足：。l/(TTmf于是m應(yīng)滿(mǎn)足：m<1/偵+*)?f=5/(10+0.5)=48所以至多可掛48臺(tái)低速設(shè)備。⑵如題皿表質(zhì)示為低速設(shè)備，此通道是逸擇通道”如舞通道上掛有盡臺(tái)沒(méi)備，痍選擇通道的極限流量為：=3==限制通道上防掛的設(shè)備波率fW171°即：￡弼抵K分)報(bào)密題涉表虱包,只能挫取知F分設(shè)備因?yàn)樗俾食^(guò)Jgy,所以不C1分)有以下FORK、JOIN10U=A+BFORK3020V=U/BJOIN2GOTO4030W=A*UJOIN240FORK6050X=W-VJOIN2GOTO7060Y=W*UJOIN270Z=X/Y假設(shè)現(xiàn)為兩臺(tái)處理機(jī)，除法速度最慢，加、減法速度最快，畫(huà)出該程序在兩臺(tái)處理機(jī)上運(yùn)行時(shí)的資源時(shí)空?qǐng)D。解：如答29圖。?答豹圖計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)試題及答案一、選擇題2選）（CPU）是內(nèi)存讀取一條指令字的最短時(shí)間。（多線程、多核）技術(shù)體現(xiàn)了計(jì)算機(jī)并行處理中的空間并行。（馮諾伊曼、存儲(chǔ)程序）同存儲(chǔ)在存儲(chǔ)器里。（計(jì)算機(jī)體系結(jié)構(gòu)）是機(jī)器語(yǔ)言程序員所看到的傳統(tǒng)機(jī)器級(jí)所具有的屬性，其實(shí)質(zhì)是確定計(jì)算機(jī)系統(tǒng)中軟硬件的界面。（控制器）的基本任務(wù)是按照程序所排的指令序列，從存儲(chǔ)器取出指（流水線）技術(shù)體現(xiàn)了計(jì)算機(jī)并行處理中的時(shí)間并行。（數(shù)據(jù)流）是執(zhí)行周期中從內(nèi)存流向運(yùn)算器的信息流。（指令周期）是取出并執(zhí)行一條指令的時(shí)間。1958（晶體管）10.1960（小規(guī)模集成電路、中規(guī)模集成電路）作為電子器件。11.1970年代開(kāi)始出現(xiàn)的第四代計(jì)算機(jī)，使用（大規(guī)模集成電路、超大規(guī)模集成電路）作為電子器件。CacheLRU算法、隨機(jī)替換）。Cache（硬件）實(shí)現(xiàn)，因而對(duì)程序員是透明的。Cache是介于CPU（主存、內(nèi)存）之間的小容量存儲(chǔ)器，能高速地向CPUCache（SRAM）組成。CPU（程序控制、操作控制、時(shí)間控制、數(shù)據(jù)加工）。CPU：（合控制方式）反映了時(shí)序信號(hào)的定時(shí)方式。CPU：（在功能部件內(nèi)部采用同步控制方式、在功能部件之間采用異步控制方式、在硬件實(shí)現(xiàn)允許的情況下，盡可能多地采用異步控制方式）。CPU（固定時(shí)序控制方式、無(wú)應(yīng)答控制方式）。CPU（。EPROM（光擦可編程只讀存儲(chǔ)器）。MOS（DRAM）可大幅度提高集成度，但由于（刷新）操作，外圍電路復(fù)雜，速度慢。MOS（SRAM）的外圍電路簡(jiǎn)單，速度（快），但其使用的器件多，集成度不高。RISC（CPU寄存器、強(qiáng)調(diào)對(duì)指令流水線的優(yōu)化）。奔騰CPU212整數(shù)指令，也可發(fā)射條浮點(diǎn)指令。奔騰CPU1行完畢。而對(duì)于用微程序?qū)崿F(xiàn)的指令，也在（2、3）個(gè)時(shí)鐘周期內(nèi)執(zhí)行完畢。奔騰CPU的外部中斷是由CPU（屏蔽中斷、非屏蔽中斷）。奔騰CPU（執(zhí)行異常、執(zhí)行軟件中斷指令）。奔騰CPUIntel（超標(biāo)量）流水處理器。程序控制類(lèi)指令的功能是（改變程序執(zhí)行的順序）。CPUCache（主存、內(nèi)存）平均讀出時(shí)間盡可能接近Cache從執(zhí)行程序的角度看，最低等級(jí)的并行是（指令內(nèi)部）并行。從執(zhí)行程序的角度看，最高等級(jí)的并行是（作業(yè)級(jí)、程序級(jí)）并行。（主存儲(chǔ)器。CPUCPU（數(shù)據(jù)、從主存讀出指令）（。（CPU、廠家）開(kāi)發(fā)標(biāo)準(zhǔn)。當(dāng)執(zhí)行指令時(shí)，CPU（遞增）程序計(jì)數(shù)器的內(nèi)容，使其始終保39.到目前為止，使用最為廣泛的計(jì)算機(jī)形態(tài)是：（嵌入式計(jì)算機(jī)）堆棧是一種特殊的數(shù)據(jù)尋址方式，基于LIFO）原理。堆棧尋址方式中，設(shè)ASP示的棧頂單元。如果進(jìn)棧操作的動(dòng)作順序是（A）TM

SP，（SP）-1TSPSP，那么出棧操作的動(dòng)作順序應(yīng)為（（SP）+1TSP,（MSP

）-A）O馮諾伊曼體系結(jié)構(gòu)的計(jì)算機(jī)具有共同的基本配置，即具有幾大部件：運(yùn)算器、控制器、）。（。馮諾依曼型計(jì)算機(jī)的設(shè)計(jì)思想是（）。（同一時(shí)間間隔內(nèi)發(fā)生。（同一時(shí)刻發(fā)生。計(jì)算機(jī)的專(zhuān)用和通用是根據(jù)計(jì)算機(jī)的（效率、速度、價(jià)格、運(yùn)行的經(jīng)濟(jì)性和適應(yīng)性）來(lái)劃分的。寄存器堆棧是（CPU）中設(shè)置的一組專(zhuān)門(mén)用于堆棧的寄存器。具有相同（計(jì)算機(jī)體系結(jié)構(gòu)）的計(jì)算機(jī)，可以采用不同的（計(jì)算機(jī)組成）。開(kāi)發(fā)RISC：（處理器的性能、提高處理器的執(zhí)行效率、降低處理器的開(kāi)發(fā)成本）。51.流水CPU通常由（指令部件、指令隊(duì)列、執(zhí)行部件）等幾個(gè)部分組成，這幾個(gè)功能部件可以組成一個(gè)多級(jí)流水線。奇偶校驗(yàn)無(wú)法檢測(cè)（偶數(shù)個(gè)、偶數(shù)個(gè)）（位置、內(nèi)容）。取出和執(zhí)行任何一條指令所需的最短時(shí)間為個(gè)CPU世界上第一臺(tái)通用電子數(shù)字計(jì)算機(jī)ENIAC（電子管）作為電子器件。適配器的作用是保證）用計(jì)算機(jī)系統(tǒng)特性所要求的形式發(fā)送或接收信息。雙端存儲(chǔ)器是一種高速工作的存儲(chǔ)器，指同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的（讀寫(xiě)）控制線路，可以對(duì)存儲(chǔ)器中（任何）位置上的數(shù)據(jù)進(jìn)行獨(dú)立的存取操作。通用計(jì)算機(jī)可分為（超級(jí)計(jì)算機(jī)、大型機(jī)、服務(wù)器、工作站）、微型機(jī)和單片機(jī)。微程序控制器的基本思想是：將微操作控制信號(hào)按一定規(guī)則進(jìn)行編碼，形成（微指令），存放到一個(gè)只讀存儲(chǔ)器里。當(dāng)機(jī)器運(yùn)行時(shí)，一條又一條地讀出它們，從而產(chǎn)生全機(jī)所需要的各種操作控制信號(hào)，使相應(yīng)部件執(zhí)行所規(guī)定的操作。為了解決多個(gè)主設(shè)備同時(shí)（競(jìng)爭(zhēng)）總線（控制）權(quán)的問(wèn)題，必須具有方。示。要求的操作，CPU（指令譯碼器）相對(duì)于硬布線控制器，微程序控制器的優(yōu)點(diǎn)在于（結(jié)構(gòu)比較規(guī)整、復(fù)雜性和非標(biāo)準(zhǔn)化程度較低、增加或修改指令較為容易）。相聯(lián)存儲(chǔ)器是以（關(guān)鍵字、內(nèi)容）來(lái)訪問(wèn)存儲(chǔ)器的。虛擬存儲(chǔ)器可看作是一個(gè)容量非常大的（邏輯）存儲(chǔ)器，有了它，用戶(hù)無(wú)需考慮所編程序在（主存）中是否放得下或放在什么位置等問(wèn)題。虛擬地址空間的大小實(shí)際上受到（輔助存儲(chǔ)器）容量的限制。虛擬地址由（編譯程序）生成?！獋€(gè)計(jì)算機(jī)系統(tǒng)可以在不同的并行等級(jí)上采用流水線技術(shù)。按照流水的級(jí)別，流水線可分類(lèi)為（宏流水線）?！獥l機(jī)器指令是由若干條（微指令）器指令的總和便可實(shí)現(xiàn)整個(gè)指令系統(tǒng)?！獥l機(jī)器指令是由若干條微指令組成的序列（通常叫做（微程序來(lái)實(shí)現(xiàn)的，而機(jī)器指令的總和便可實(shí)現(xiàn)整個(gè)指令系統(tǒng)。一條指令中的操作數(shù)地址，可以有1、23）個(gè)。—種（計(jì)算機(jī)組成）可以采用多種不同的（計(jì)算機(jī)實(shí)現(xiàn)）。4）。4）。以下關(guān)于流水線技術(shù)的描述中，正確的是（就一條指令而言，其執(zhí)行速度沒(méi)有加快、就程序執(zhí)行過(guò)程的整體而言，程序執(zhí)行速度大大加快、適合于大量的重復(fù)性的處理）。以下句子中，正確的是成品CPUCPU）。以下句子中，正確的是（各條指令的取指階段所用的CPU相同的、由于各條指令的功能不同，指令的執(zhí)行階段所用的CPU是各不相同的）。（一條指令的取出階段需要1CPU1個(gè)CPU）。WAWLADR6,B;M（B）R6,M（B）是存儲(chǔ)器單元MULR6,R7;（R6）x（R7）R6（WAR）STAM（x）,R3;（R3）->M（x）,M（x）是存儲(chǔ)器單元ADDR3,R4,R5;（R4）+（R5）->R3以下指令存在哪些類(lèi)型的數(shù)據(jù)相關(guān)？（WAWMULR3,Rl,R2;（Rl）x（R2）->R3ADDR3,R4,R5;（R4）+（R5）->R3硬布線控制器的特點(diǎn)是（設(shè)計(jì)非常復(fù)雜，且代價(jià)很大、調(diào)試非常復(fù)雜，且代價(jià)很大、速度較快，主要取決于邏輯電路的延遲）。運(yùn)算型指令的尋址與轉(zhuǎn)移型指令的尋址，其不同點(diǎn)在于（前者取操作數(shù)，后者決定程序轉(zhuǎn)移地址）。（定點(diǎn)不論溢出與否，其（最高）符號(hào)位始終指示正確的符號(hào)。CPU各種操作控制信號(hào)，以便正確地建立數(shù)據(jù)通路，從而完成（取指令、執(zhí)行指令、分析指令、取操作數(shù)）的控制。CPU（下一條指令的地址）。CPU（程序計(jì)數(shù)器）。CPU（程序計(jì)數(shù)器、指令寄存器、指令譯碼器、時(shí)序發(fā)生器）和操作控制器組成。CPU（由主存讀出的一條指令、由主存讀出的一個(gè)數(shù)據(jù)字、向主存存入的一條指令、向主存存入的一個(gè)數(shù)據(jù)字）。CPU（輯運(yùn)算）。CPU（狀態(tài)條件寄存器）組成。CPU（當(dāng)前指令）。CPU用來(lái)保存（標(biāo)志位、條件碼、中斷信息、狀態(tài)信息）。IEEE75432示的值是（1.M），這是因?yàn)橐?guī)格化的浮點(diǎn)數(shù)的尾數(shù)域最左（最高有效位）總是（1），故這一位經(jīng)常不予存儲(chǔ)，而認(rèn)為隱藏在小數(shù)點(diǎn)的左邊，這可以使尾數(shù)表示范圍多一位，達(dá)（24）位。在操作控制器中，（微程序控制器）是采用存儲(chǔ)邏輯來(lái)實(shí)現(xiàn)的。在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)（補(bǔ)碼運(yùn)算的二進(jìn)制加法器）來(lái)實(shí)現(xiàn)。RISC機(jī)器一定是流水CPU）。在對(duì)流水CPU（流水CPU濟(jì)而實(shí)用的時(shí)間并行技術(shù)）。在計(jì)算機(jī)的流水處理過(guò)程中，要使流水線具有良好的性能，必須使流水線暢通流動(dòng)，不發(fā)生斷流。但由于流水過(guò)程中會(huì)出現(xiàn)（資源相關(guān)、數(shù)據(jù)相關(guān)、控制相關(guān)）等相關(guān)沖突，實(shí)現(xiàn)流水線的不斷流是困難的。99.在計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)中，（高級(jí)語(yǔ)言級(jí)、匯編語(yǔ)言級(jí)）采用符號(hào)語(yǔ)言。在計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)中，（）采用二進(jìn)制數(shù)語(yǔ)言。在計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)中，屬于軟件級(jí)的是（語(yǔ)言級(jí)）。（。在計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)中，屬于硬件級(jí)的是（器語(yǔ)言級(jí)）。在計(jì)算機(jī)系統(tǒng)中，CPU外，還包括（DMAPPU）。在計(jì)算機(jī)中，（CPUCPU對(duì)主存的寫(xiě)入、輸入設(shè)備與主存的數(shù)據(jù)交換、輸出設(shè)備與主存的