與非門電路的測(cè)試

每次實(shí)驗(yàn)請(qǐng)注意1請(qǐng)按指定桌號(hào)就坐。2

實(shí)驗(yàn)結(jié)束后請(qǐng)整理實(shí)驗(yàn)臺(tái),恢復(fù)原樣；關(guān)閉儀器電源及電源接插板開關(guān)；椅子推入實(shí)驗(yàn)桌面。3實(shí)驗(yàn)結(jié)束時(shí)間一到，即刻拉閘結(jié)束實(shí)驗(yàn)。實(shí)驗(yàn)?zāi)康募由顚?duì)與非門基本特性和主要參數(shù)的理解，掌握主要參數(shù)的測(cè)試方法。

與非門電路的測(cè)試

數(shù)字邏輯實(shí)驗(yàn)箱數(shù)碼管（帶譯碼）數(shù)碼管（無譯碼）向上輸出高電平向下輸出低電平接高電平燈亮，接低電平燈滅按下是“0”CD4011四2輸入與非門

CD4011芯片74LS00四2輸入與非門

芯片74LS00

集成電路：引腳和電源引腳號(hào)排列：正讀雙列直插式集成電路型號(hào)，左下角引腳為1，按逆時(shí)針方向依次增加，左上角引腳號(hào)最大。把集成電路引腳垂直插入插座（到底）。VDD（或VCC）接5V電源，GND接地。輸入不允許有負(fù)電壓。不用的輸入端應(yīng)接確定電平，不得懸空。實(shí)驗(yàn)內(nèi)容必做：測(cè)量CMOS與非門CD4011的平均延遲時(shí)間實(shí)驗(yàn)內(nèi)容中的（1）選做一：測(cè)量CMOS與非門CD4011的電壓傳輸特性實(shí)驗(yàn)內(nèi)容中的（2）注意：只要求測(cè)出電壓傳輸特性曲線，VOFF、VON等具體值不要求測(cè)量。選做二：測(cè)量TTL與非門74LS00的平均延遲時(shí)間和電壓傳輸特性。實(shí)驗(yàn)內(nèi)容中的（3）和（4）CMOS與非門平均延遲時(shí)間的測(cè)量vI1MHz方波取自信號(hào)發(fā)生器的“TTL“輸出端口vO用示波器的CH1和CH2通道雙蹤顯示輸入、輸出波形；探頭用“x10”檔。50%50%平均延遲時(shí)間的測(cè)量1信號(hào)發(fā)生器的“TTL“輸出端口，探頭用“x10”檔（注意：同時(shí)在示波器上要設(shè)置探頭衰減常數(shù)為10:1）2調(diào)出頻率為1MHz的方波（調(diào)好后接到實(shí)驗(yàn)電路中）3按下Auto

Scale4按測(cè)量Meas按鍵->在測(cè)量菜單里，按類型軟鍵->選延遲時(shí)間；按設(shè)置軟鍵，在測(cè)量設(shè)置菜單里，源1選1，選上升沿；源2選2，選下降沿->按

Back按鈕返回上一級(jí)測(cè)量菜單，按添加測(cè)量軟鍵，即可得到tPHL5按設(shè)置軟鍵，在測(cè)量設(shè)置菜單里，源1選1，選下降沿；源2選2，選上升沿

->按Back按鈕返回上一級(jí)測(cè)量菜單，按添加測(cè)量軟鍵，即可得到tPLH

平均延遲時(shí)間tpd＝(tpHL＋tpLH)/2TTL與非門平均延遲時(shí)間的測(cè)量

輸入Vi為2MHz方波電壓傳輸特性的測(cè)量VOHVIVOHminVOLmaxVOLmaxVOFFVONVOHminVNLVNHVOVOL0實(shí)際的曲線很陡，VOFF和VON非常接近。4.95V0.05V高電平噪聲容限電壓VNH=VOHmin-VON低電平噪聲容限電壓VNL=VOFF-VOLmax電壓傳輸特性的測(cè)量vIvORL10K100Hz，0-5V的三角波取自信號(hào)發(fā)生器的”50?“輸出端口探頭用“x1”檔。信號(hào)發(fā)生器的波形選擇按鈕選擇“三角波”先用示波器監(jiān)測(cè)輸入信號(hào)，通過調(diào)節(jié)信號(hào)發(fā)生器的APML和OFFSET旋鈕，保證輸入沒有負(fù)電壓.所施加給電路信號(hào)的幅值都以示波器測(cè)量為準(zhǔn)。.三角波信號(hào)未調(diào)好前，不能接入芯片。

圖1電壓傳輸特性的測(cè)試電路

vIvORL10kCH1CH20V5VvI＋2.5V-2.5V0VvI×t圖1圖2電壓傳輸特性的測(cè)量vIvORL10K

vI和vO分別接示波器的CH1和CH2通道

把示波器切換到XY顯示方式（按Horiz按鍵->按軟鍵中的時(shí)基模式，選XY），即可得電壓傳輸特性曲線。示波器、信號(hào)發(fā)生器和被測(cè)電路共地。CH1CH20×10×1注意事項(xiàng)把集成電路引腳垂直插入插座（到底）不要忘記給芯片接電源和地不許帶電接插線及更換元件電路工作不正常時(shí)，首先測(cè)試芯片的電源和地引腳。測(cè)試點(diǎn)應(yīng)是集成電路的管腳處寫入實(shí)驗(yàn)報(bào)告的思考題：P824.1.8(3)提交實(shí)驗(yàn)報(bào)