邏輯門電路使用中的幾個實際問題(轉(zhuǎn)載)

2.9邏輯門電路使用中的幾個實際問題2.9.1各種門電路之間的接口問題2.9.2門電路帶負載時的接口電路2.9.3抗干擾措施Y1A1VOVIG1G2(1)負載問題:IOH≥NOHIIHIOL≥NOLIIL拉電流灌電流(2)電平問題:VOH≥VIHVOL≤VIL2.9.1各種門電路之間的接口問題1.CMOS門驅(qū)動TTL門負載問題:只要按電流大小計算出扇出系數(shù)電平問題:如果VDD=VCC,則不需另加接口電路,可直接相連;如果VDD＞＞VCC,則需加接口電路,以保證兩個門的安全.電源輸出高電平VOH輸出低電平VOLCMOSVDD=3~18VVDD0VTTLVCC=5V3.6V0.3V2.TTL門驅(qū)動CMOS門負載問題:由MOS管的柵極不取電流，不存在負載問題電平問題：（1）當VDD≈VCC=5V時，

VOH＜VIH，VOL＞VIL為保證門電路可靠工作，可加上拉電阻RP，抬高VOH。RP的值取決于負載器件的數(shù)目和TTL、CMOS的電流參數(shù)。2.TTL門驅(qū)動CMOS門負載問題:由MOS管的柵極不取電流，不存在負載問題電平問題：（2）當VDD＞＞VCC時，由于上拉的電壓太高，可能達到BJT的擊穿電壓，使TTL損壞，為此應(yīng)在TTL和CMOS間加一級OC門作為接口電路。當TTL門驅(qū)動CMOSHC門時，由于電壓不兼容，需要加接口電路；當TTL門驅(qū)動CMOS—HCT時，由于電壓參數(shù)兼容，不需要加接口電路。P74倒6：在數(shù)字電路設(shè)計中，也常常用

CMOS—HCT當作接口器件，以免除上拉電阻。TTL門驅(qū)動CMOS門總結(jié)1.用門電路驅(qū)動顯示器件1LEDRVI1LEDRVIVCC帶拉電流負載帶灌電流負載TTL:IOH=0.4mA×CMOS:IOH=4mA√

TTL:IOL=8—16mA√CMOS:IOL=4mA

√TTL帶灌電流負載能力強。2.9.2門電路帶負載時的接口電路在繼電器的應(yīng)用中，繼電器本身額定的電壓和電流參數(shù)。一般情況下，需用運算放大器以提升到必須的數(shù)——模電壓和電流接口值。

2.機電性負載接口2.9.2門電路帶負載時的接口電路對于小型繼電器，可以將兩個反相器并聯(lián)作為驅(qū)動器件，如上圖所示。2.9.2門電路帶負載時的接口電路2.機電性負載接口1.多余輸入端的處理措施不能影響輸入處理原則：與輸出之間的邏輯關(guān)系對于TTL門與非門，一般可將多余的輸入端通過上拉電阻（1~3K）接電源正端；也可利用反相器將其輸入端接地（邏輯1的處理）。直接把多余端接地（邏輯0的處理）。對于CMOS電路，對于輸入端可根據(jù)需要直接接地（邏輯0的處理）；或直接接VDD（邏輯1的處理）。

2.9.3抗干擾措施2.電源去耦一般每一個集成電路電源端接10~100μF和0.1μF的電容器,以消除干擾。3.接地一般應(yīng)將模擬信號地與數(shù)字信號地分開。2.9.3抗干擾措施小結(jié)（1）對于各種集成電路，使用時一定要在推薦的工作條件范圍內(nèi)，否則將導(dǎo)致性能下降或損壞器件。（2）數(shù)字集成電路中多余的輸入端在不改變邏輯關(guān)系的前提下可以并聯(lián)起來使用，也可根據(jù)邏輯關(guān)系的要求接地或接高電平。TTL電路多余的輸入端懸空表示輸入為高電平；但CMOS電路，多余的輸入端不允許懸空，否則電路將不能正常工作。小結(jié)（3）TTL電路和CM