數(shù)字電路與邏輯設(shè)計(jì)第5章

第5章時(shí)序邏輯電路本章主要有以下要求：（1）理解時(shí)序邏輯電路在邏輯功能及電路結(jié)構(gòu)上的特點(diǎn)；（2）熟悉時(shí)序邏輯電路邏輯功能的描述方法；（3）掌握時(shí)序邏輯電路的一般分析方法；（4）掌握同步時(shí)序邏輯電路的設(shè)計(jì)方法，能設(shè)計(jì)簡(jiǎn)單的同步時(shí)序邏輯電路；（5）掌握寄存器的結(jié)構(gòu)和工作原理；（6）掌握集成計(jì)數(shù)器的結(jié)構(gòu)、工作原理和使用方法；（7）了解用Multisim分析時(shí)序邏輯電路的方法。5.1概述5.1.1時(shí)序邏輯電路的基本概念從對(duì)組合邏輯電路的討論中可知，組合邏輯電路任一時(shí)刻的輸出僅僅取決于當(dāng)前時(shí)刻的輸入，與之前各時(shí)刻的輸入無(wú)關(guān)。除此之外，還有一類(lèi)邏輯電路，它在任一時(shí)刻的輸出不僅與當(dāng)前時(shí)刻的輸入有關(guān)，還與電路原來(lái)的狀態(tài)有關(guān)，具備這種特點(diǎn)的邏輯電路稱(chēng)為時(shí)序邏輯電路，簡(jiǎn)稱(chēng)時(shí)序電路。1.時(shí)序邏輯電路的一般模型和結(jié)構(gòu)特點(diǎn)因?yàn)闀r(shí)序電路的輸出與電路原來(lái)的狀態(tài)有關(guān)，所以在時(shí)序電路中，除了有能反映當(dāng)前各輸入狀態(tài)的組合電路之外，還應(yīng)該有能夠記住電路原來(lái)狀態(tài)的存儲(chǔ)電路，因此時(shí)序電路是由組合電路和起記憶作用的存儲(chǔ)電路兩部分組成，其中存儲(chǔ)電路一般由各類(lèi)觸發(fā)器組成。時(shí)序電路的一般結(jié)構(gòu)模型如圖5-2所示。

圖5-2時(shí)序電路的一般結(jié)構(gòu)模型

圖5-2中，為時(shí)序電路的（外部）輸入信號(hào)；為時(shí)序電路的（外部）輸出信號(hào)；為存儲(chǔ)電路的輸入信號(hào)；為存儲(chǔ)電路的輸出信號(hào)。這些信號(hào)之間的邏輯關(guān)系可以用下面三組方程表示：(5-1)(5-2)(5-3)式（5-1）稱(chēng)為輸出方程；式（5-2）稱(chēng)為驅(qū)動(dòng)方程或激勵(lì)方程；式（5-3）稱(chēng)為狀態(tài)方程。其中：為存儲(chǔ)電路當(dāng)前時(shí)刻的輸出信號(hào)，稱(chēng)為時(shí)序電路的現(xiàn)態(tài)；為現(xiàn)態(tài)和輸入信號(hào)X共同作用下時(shí)序電路建立的新?tīng)顟B(tài)，稱(chēng)為時(shí)序電路的次態(tài)。2.時(shí)序邏輯電路的分類(lèi)時(shí)序電路的類(lèi)型很多，有不同的分類(lèi)方法。（1）根據(jù)觸發(fā)器的動(dòng)作特點(diǎn)不同，時(shí)序邏輯電路可以分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路兩類(lèi)。若時(shí)序邏輯電路中，所有觸發(fā)器狀態(tài)的變化是在同一時(shí)鐘信號(hào)作用下同時(shí)發(fā)生的，就稱(chēng)為同步時(shí)序邏輯電路。若時(shí)序邏輯電路中，沒(méi)有統(tǒng)一的時(shí)鐘信號(hào)，各觸發(fā)器狀態(tài)的變化不是同時(shí)發(fā)生的，而是有先有后的，這類(lèi)時(shí)序邏輯電路稱(chēng)為異步時(shí)序邏輯電路。（2）根據(jù)輸出信號(hào)的特點(diǎn)可以將時(shí)序電路分為米里（Mealy）型和摩爾（Moore）型兩類(lèi)。

若時(shí)序邏輯電路的輸出不僅與電路的現(xiàn)態(tài)有關(guān)，還與該時(shí)刻的輸入有關(guān)，則這類(lèi)時(shí)序邏輯電路稱(chēng)為米里型時(shí)序電路。若時(shí)序邏輯電路的輸出僅與電路的現(xiàn)態(tài)有關(guān)，而與當(dāng)前時(shí)刻的輸入無(wú)關(guān)，或者根本就不存在獨(dú)立設(shè)置的輸出，而是以電路的狀態(tài)作為輸出，則這類(lèi)時(shí)序邏輯電路稱(chēng)為摩爾型時(shí)序電路。（3）根據(jù)電路實(shí)現(xiàn)的邏輯功能不同，時(shí)序邏輯電路可以分為計(jì)數(shù)器、寄存器、順序脈沖發(fā)生器、讀/寫(xiě)存儲(chǔ)器等類(lèi)型。5.1.2時(shí)序邏輯電路的功能描述方法由于組合電路和時(shí)序電路的結(jié)構(gòu)、性能不同，因此在邏輯功能的描述方法上也有所不同。時(shí)序電路邏輯功能的描述方法除邏輯表達(dá)式外，還有用來(lái)描述時(shí)序電路狀態(tài)轉(zhuǎn)換全過(guò)程的狀態(tài)轉(zhuǎn)換表、狀態(tài)表、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖等。1.邏輯表達(dá)式用于描述時(shí)序電路功能的邏輯表達(dá)式為輸出方程、驅(qū)動(dòng)方程和狀態(tài)方程，如式（5-1）～（5-3）所示。2.狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表，也稱(chēng)為狀態(tài)轉(zhuǎn)換真值表，是用列表的方式描述時(shí)序電路輸出Y，次態(tài)與電路輸入X、現(xiàn)態(tài)之間的邏輯關(guān)系。具體做法是，把時(shí)序電路的輸入和現(xiàn)態(tài)的各種可能取值，代入狀態(tài)方程和輸出方程進(jìn)行計(jì)算，求出相應(yīng)的次態(tài)和輸出，將全部的計(jì)算結(jié)果列成真值表的形式，就得到了狀態(tài)轉(zhuǎn)換表，其結(jié)構(gòu)如表5-1所示。3.狀態(tài)表狀態(tài)表是由狀態(tài)轉(zhuǎn)換表轉(zhuǎn)化而來(lái)的。對(duì)米里型時(shí)序電路，其表的第一行為輸入X的各種可能取值，表的第一列為現(xiàn)態(tài)S，表的中間部分表示在相應(yīng)輸入和現(xiàn)態(tài)作用下時(shí)序電路的次態(tài)/和當(dāng)前輸出Y，其結(jié)構(gòu)如表5-2（a）所示。對(duì)摩爾型時(shí)序電路，因?yàn)檩敵雠c輸入無(wú)關(guān)，所以將輸出放在最后一列，只和狀態(tài)建立關(guān)系，其結(jié)構(gòu)如表5-2（b）所示。狀態(tài)表能更直觀、更清晰地反映出時(shí)序電路的狀態(tài)轉(zhuǎn)換關(guān)系。4.狀態(tài)轉(zhuǎn)換圖為了能更形象直觀地表示出時(shí)序電路的狀態(tài)轉(zhuǎn)換規(guī)律，還可以將狀態(tài)表的內(nèi)容用圖形的方式表示，即狀態(tài)轉(zhuǎn)換圖（簡(jiǎn)稱(chēng)狀態(tài)圖）。時(shí)序電路狀態(tài)圖的畫(huà)法與觸發(fā)器狀態(tài)圖的畫(huà)法一致，即以圓圈表示時(shí)序電路的各種狀態(tài)，以箭頭線表示狀態(tài)轉(zhuǎn)換方向。同時(shí)，在箭頭線旁注明狀態(tài)轉(zhuǎn)換前的輸入變量X的取值和輸出變量Y的值。通常將X的取值標(biāo)在斜線以上，將Y的值標(biāo)在斜線以下。如果沒(méi)有輸入或輸出信號(hào)，則對(duì)應(yīng)的位置上為空。如圖5-3（a）所示。（a）米里型時(shí)序電路的狀態(tài)圖（b）摩爾型時(shí)序電路的狀態(tài)圖圖5-3時(shí)序邏輯電路的狀態(tài)圖

圖5-3（a）是適合于米里型時(shí)序電路的狀態(tài)圖。對(duì)于摩爾型時(shí)序電路，由于電路輸出只與現(xiàn)態(tài)有關(guān)，與輸入無(wú)關(guān)，所以在繪制狀態(tài)圖時(shí)，輸出不應(yīng)標(biāo)注在箭頭線旁，而應(yīng)與狀態(tài)一起標(biāo)注在圓圈中，中間用斜線分隔，通常斜線以上標(biāo)狀態(tài)值，斜線以下標(biāo)Y值。如圖5-3（b）所示。5.時(shí)序圖時(shí)序圖又稱(chēng)為工作波形圖，是描述時(shí)序電路在輸入信號(hào)和時(shí)鐘脈沖序列作用下，電路狀態(tài)及輸出隨時(shí)間變化的波形圖，其畫(huà)法與觸發(fā)器時(shí)序圖的畫(huà)法一致。以上各個(gè)功能描述方法都可以用來(lái)描述同一個(gè)時(shí)序電路的邏輯功能，這些表示方法在本質(zhì)上是相同的，所以它們之間可以相互轉(zhuǎn)換。5.2同步時(shí)序電路的分析

所謂同步時(shí)序電路的分析，就是指出給定同步時(shí)序電路的邏輯功能。其關(guān)鍵是找出同步時(shí)序電路在輸入信號(hào)及時(shí)鐘信號(hào)作用下，電路的狀態(tài)及輸出的變化規(guī)律。5.2.1同步時(shí)序電路的分析方法同步時(shí)序電路的分析過(guò)程一般可歸納為如下幾個(gè)步驟:（1）根據(jù)給定的時(shí)序電路，列出時(shí)序電路的輸出方程和各觸發(fā)器的驅(qū)動(dòng)方程；（2）將觸發(fā)器的驅(qū)動(dòng)方程代入各自的特性方程,求出各觸發(fā)器的次態(tài)方程，從而得到時(shí)序電路的狀態(tài)方程；（3）根據(jù)求得的狀態(tài)方程和輸出方程，列出時(shí)序電路的狀態(tài)轉(zhuǎn)換表；（4）根據(jù)狀態(tài)轉(zhuǎn)換表列出狀態(tài)表，畫(huà)出狀態(tài)圖或時(shí)序圖；

（5）總結(jié)分析時(shí)序電路的邏輯功能。以上步驟是分析時(shí)序邏輯電路的一般那步驟，實(shí)際分析過(guò)程中，可以根據(jù)電路的具體情況靈活運(yùn)用，而沒(méi)有嚴(yán)格的固定程序。5.2.2同步時(shí)序電路分析舉例以下通過(guò)實(shí)例來(lái)闡述同步時(shí)序邏輯電路的分析方法。例5-1時(shí)序邏輯電路如圖5-4所示，試分析該電路。（1）列出時(shí)序電路的輸出方程和驅(qū)動(dòng)方程；（2）求出電路的狀態(tài)方程；（3）列出電路的狀態(tài)轉(zhuǎn)換表；（4）列出狀態(tài)表，畫(huà)出狀態(tài)圖；當(dāng)輸入序列x=1100110時(shí)，求出輸出序列Y；（5）指出電路的類(lèi)型和邏輯功能。解：由圖5-4可知，該電路由門(mén)電路和JK觸發(fā)器組成。電路的輸入為x、輸出為Y。輸出Y與輸入x和狀態(tài)Q均有關(guān)系，而且兩個(gè)觸發(fā)器共用一個(gè)時(shí)鐘脈沖。所以，該電路是米里型同步時(shí)序邏輯電路。

圖5-4例5-1的邏輯電路

（1）列出同步時(shí)序電路的輸出方程和驅(qū)動(dòng)方程。（這里省略了CP）（2）將驅(qū)動(dòng)方程式代入JK觸發(fā)器的特性方程,求出時(shí)序電路的狀態(tài)方程。（3）根據(jù)狀態(tài)方程和輸出方程列出時(shí)序電路的狀態(tài)轉(zhuǎn)換表，如表5-3所示。（4）根據(jù)狀態(tài)轉(zhuǎn)換表列出狀態(tài)表，畫(huà)出狀態(tài)圖。電路的狀態(tài)表如表5-4所示，表中的第一行為該時(shí)序電路輸入x的兩種可能取值，表中第一列S為該時(shí)序電路的四種現(xiàn)態(tài)，即設(shè)=00，=01，=10，=11。表的中間部分表示在相應(yīng)的輸入x、現(xiàn)態(tài)S以及CP脈沖的作用下建立的次態(tài)和輸出Y。為了更清楚的表示出狀態(tài)的變化規(guī)律，還可以根據(jù)狀態(tài)表畫(huà)出狀態(tài)圖，如圖5-5所示。

圖5-5例5-1的狀態(tài)圖

當(dāng)輸入序列x=1100110時(shí)，對(duì)應(yīng)的時(shí)序圖如圖5-6所示。從圖中可以看出，輸出序列Y=0010001。圖5-6例5-1的時(shí)序圖【注意】時(shí)序圖中Y的脈沖與時(shí)鐘脈沖等寬，原因是Y的表達(dá)式中實(shí)際上含有CP。

（5）由狀態(tài)圖5-5可知，當(dāng)輸入一個(gè)1時(shí)，電路轉(zhuǎn)到狀態(tài)；當(dāng)輸入兩個(gè)1時(shí)，電路轉(zhuǎn)到S3狀態(tài)；當(dāng)?shù)谌齻€(gè)輸入為0時(shí)，電路回到狀態(tài)，且輸出一個(gè)1。結(jié)合時(shí)序圖中的輸出序列，故該電路是“110”序列檢測(cè)器，當(dāng)輸入序列中出現(xiàn)連續(xù)的“110”時(shí)，輸出為1，否則輸出為0。圖中狀態(tài)是多余狀態(tài)。例5-2分析如圖5-7所示電路的邏輯功能。圖5-7例5-2的邏輯電路解：由圖5-7可知，該電路由門(mén)電路和JK觸發(fā)器組成同步摩爾型時(shí)序電路。（1）列出電路的驅(qū)動(dòng)方程和輸出方程。（2）將驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程，得狀態(tài)方程為（3）列出電路的狀態(tài)轉(zhuǎn)換表如表5-5所示。（4）根據(jù)狀態(tài)轉(zhuǎn)換表列出狀態(tài)表，設(shè)狀態(tài)=00，=01，=10，=11，得狀態(tài)表如表5-6所示。因輸出只和現(xiàn)態(tài)有關(guān)，故單獨(dú)一列列出，此表為摩爾型電路的狀態(tài)表。（5）由表5-6可以畫(huà)出狀態(tài)圖，如圖5-8所示。圖5-8例5-2的狀態(tài)圖（6）由狀態(tài)圖5-8可見(jiàn)，當(dāng)外部輸入x=0時(shí)，每來(lái)四個(gè)時(shí)鐘脈沖，電路的狀態(tài)依此經(jīng)過(guò)，，，回到，即按00→01→10→11→00規(guī)律變化，當(dāng)狀態(tài)從11向00轉(zhuǎn)換時(shí)，在輸出端產(chǎn)生一個(gè)進(jìn)位脈沖信號(hào)?？梢?jiàn)，此時(shí)電路實(shí)現(xiàn)四進(jìn)制加法計(jì)數(shù)器的功能。當(dāng)x=1時(shí)，每來(lái)四個(gè)時(shí)鐘脈沖，電路的狀態(tài)依此經(jīng)過(guò)，，，回到，狀態(tài)按00→11→10→01→00規(guī)律變化，當(dāng)狀態(tài)從11向00轉(zhuǎn)換時(shí)，在輸出端產(chǎn)生一個(gè)借位脈沖信號(hào)?？梢?jiàn)，此時(shí)電路實(shí)現(xiàn)四進(jìn)制減法計(jì)數(shù)器的功能。

所以，該電路是一個(gè)同步四進(jìn)制可逆計(jì)數(shù)器。x為加/減控制信號(hào)，Y為進(jìn)位、借位輸出。電路的時(shí)序圖如圖5-9所示。

圖5-9例5-2的時(shí)序圖例5-3分析如圖5-10所示電路的邏輯功能。圖5-10例5-3邏輯電路解：這是一個(gè)由三個(gè)D觸發(fā)器組成的時(shí)序電路，電路沒(méi)有外部輸入和外部輸出，所以該時(shí)序電路是同步摩爾型時(shí)序電路。（1）電路的驅(qū)動(dòng)方程為（2）將驅(qū)動(dòng)方程代入D觸發(fā)器的特性方程，得狀態(tài)方程為（3）根據(jù)狀態(tài)方程列出狀態(tài)轉(zhuǎn)換表，如表5-7所示。（4）根據(jù)狀態(tài)轉(zhuǎn)換表畫(huà)出狀態(tài)圖如圖5-11所示。

圖5-11例5-3的狀態(tài)圖（5）由狀態(tài)圖可以看出，圖中左邊的序列為格雷碼計(jì)數(shù)序列，稱(chēng)為有效序列。若電路進(jìn)入或狀態(tài)時(shí)，電路進(jìn)入一個(gè)無(wú)效的循環(huán)中，無(wú)法自動(dòng)返回正常的計(jì)數(shù)序列，必須通過(guò)復(fù)位才能正常工作，這種情況稱(chēng)為電路無(wú)自啟動(dòng)能力。因此，該電路是一個(gè)不能自啟動(dòng)的六進(jìn)制格雷碼計(jì)數(shù)器。電路的時(shí)序圖如圖5-12所示。

圖5-12例5-3的時(shí)序圖解：由圖5-13可知，該電路是由兩個(gè)T觸發(fā)器和兩個(gè)“與門(mén)”門(mén)組成的米里型同步時(shí)序電路。（1）電路的輸出方程和驅(qū)動(dòng)方程為（2）將驅(qū)動(dòng)方程式代入T觸發(fā)器的特性方程，求出電路的狀態(tài)方程。（3）根據(jù)狀態(tài)方程和輸出方程列出電路的狀態(tài)轉(zhuǎn)換表，如表5-8所示。（4）根據(jù)狀態(tài)轉(zhuǎn)換表列出狀態(tài)表，設(shè)=00，=01，=10，=11。如表5-9所示。根據(jù)狀態(tài)表畫(huà)出狀態(tài)圖，如圖5-14所示。圖5-14例5-4的狀態(tài)圖（5）由圖5-14所示狀態(tài)圖可知，若把x作為時(shí)序電路的控制輸入端，當(dāng)x=0時(shí)，時(shí)序電路的狀態(tài)將停留在原狀態(tài)不變，輸出也不變，即Y=0；當(dāng)x=1時(shí)，每來(lái)四個(gè)時(shí)鐘脈沖，電路就輸出一個(gè)進(jìn)位脈沖，因此本時(shí)序電路是一個(gè)四進(jìn)制可控加法計(jì)數(shù)器。在邏輯電路的分析過(guò)程中，首先應(yīng)根據(jù)給定的邏輯電路，分析電路組成，從而判斷屬于哪種邏輯電路，進(jìn)而采用正確的分析方法進(jìn)行分析。在分析過(guò)程中也要根據(jù)電路的實(shí)際情況，合理選擇各種邏輯功能的描述方法。5.3同步時(shí)序邏輯電路的設(shè)計(jì)5.3.1同步時(shí)序電路的設(shè)計(jì)方法1.同步時(shí)序電路的設(shè)計(jì)步驟同步時(shí)序電路設(shè)計(jì)的一般步驟如圖5-15所示。圖5-15同步時(shí)序電路的一般設(shè)計(jì)步驟

（1）建立原始狀態(tài)表。通常，所要設(shè)計(jì)的同步時(shí)序電路的邏輯功能是通過(guò)文字、圖形或波形來(lái)描述的，首先必須將它們變換成規(guī)范的狀態(tài)圖或狀態(tài)表。這種直接從文字描述得到的狀態(tài)圖或狀態(tài)表稱(chēng)為原始狀態(tài)圖或原始狀態(tài)表。具體做法是：根據(jù)設(shè)計(jì)要求，確定輸入變量、輸出變量及電路應(yīng)包含的狀態(tài)數(shù)；并定義輸入、輸出邏輯狀態(tài)和每個(gè)電路狀態(tài)的含義，最后按照設(shè)計(jì)要求建立原始狀態(tài)圖，進(jìn)而建立原始狀態(tài)表（也可直接建立原始狀態(tài)表）。（2）狀態(tài)化簡(jiǎn)。原始狀態(tài)表（或圖）中可能包含多余的狀態(tài)，消除多余狀態(tài)的過(guò)程稱(chēng)為狀態(tài)化簡(jiǎn)。狀態(tài)化簡(jiǎn)是建立在等價(jià)狀態(tài)基礎(chǔ)上的。如果兩個(gè)狀態(tài)在相同的輸入條件下有同樣的輸出，并轉(zhuǎn)換到同一個(gè)次態(tài)，那么這兩個(gè)狀態(tài)就稱(chēng)作等價(jià)狀態(tài)。顯然等價(jià)狀態(tài)是重復(fù)的，可以合并成一個(gè)狀態(tài)。合并等價(jià)狀態(tài)可以削去多余的狀態(tài)，以便建立最簡(jiǎn)狀態(tài)表（或圖）。

（3）狀態(tài)編碼。給最簡(jiǎn)狀態(tài)表中的每一個(gè)狀態(tài)指定一個(gè)特定的二進(jìn)制代碼，形成編碼狀態(tài)表的過(guò)程稱(chēng)為狀態(tài)編碼，也稱(chēng)為狀態(tài)分配。編碼方案不同，設(shè)計(jì)出的時(shí)序電路結(jié)構(gòu)也就不同。（4）選擇觸發(fā)器類(lèi)型。不同觸發(fā)器的驅(qū)動(dòng)方式不同，選用不同的觸發(fā)器設(shè)計(jì)出的時(shí)序電路是不一樣的。因此，在設(shè)計(jì)具體時(shí)序電路之前，必須選定觸發(fā)器的類(lèi)型。（5）確定邏輯方程。根據(jù)編碼狀態(tài)表和選定觸發(fā)器類(lèi)型，寫(xiě)出時(shí)序電路的狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程。（6）畫(huà)邏輯電路圖。根據(jù)得到的的驅(qū)動(dòng)方程和輸出方程，畫(huà)出邏輯電路圖。（7）檢查電路能否自啟動(dòng)。有些同步時(shí)序電路設(shè)計(jì)中會(huì)出現(xiàn)沒(méi)用的無(wú)效狀態(tài)，當(dāng)電路上電后可能會(huì)進(jìn)入這些無(wú)效而無(wú)法退出。因此，同步時(shí)序電路設(shè)計(jì)的最后一步必須檢查所設(shè)計(jì)的電路能否進(jìn)入有效狀態(tài)，即是否具有自啟動(dòng)的能力。如果不能自啟動(dòng)，則需修改邏輯方程，再根據(jù)修改后的邏輯方程畫(huà)邏輯電路圖。2.建立原始狀態(tài)表從文字描述的設(shè)計(jì)要求建立原始狀態(tài)表是同步時(shí)序電路設(shè)計(jì)的第一步，是后面所有設(shè)計(jì)工作的基礎(chǔ)。但迄今為止，還沒(méi)有一個(gè)系統(tǒng)的方法可以遵循，主要依賴(lài)設(shè)計(jì)者的經(jīng)驗(yàn)和對(duì)設(shè)計(jì)任務(wù)的理解。建立原始狀態(tài)表，實(shí)質(zhì)上就是要確定電路應(yīng)具備哪些狀態(tài)及如何進(jìn)行狀態(tài)轉(zhuǎn)換，進(jìn)而得到設(shè)計(jì)者要求的輸入、輸出時(shí)序關(guān)系。因此在建立原始狀態(tài)圖（或表）時(shí)，應(yīng)關(guān)注的是正確性，盡可能不要遺漏任何一個(gè)狀態(tài)，至于狀態(tài)是否多余，此時(shí)不必注意。常用的建立原始狀態(tài)表的常用方法是：（1）分析給定的設(shè)計(jì)要求，確定輸入變量和輸出變量。（2）先假定一個(gè)初態(tài)，從這個(gè)初態(tài)開(kāi)始，每加入一個(gè)輸入，就可以確定其次態(tài)（該次態(tài)可能是已有現(xiàn)態(tài)本身，也可能是已有的另一個(gè)狀態(tài)，或者是一個(gè)新的狀態(tài)）和輸出。這個(gè)過(guò)程一直繼續(xù)下去，直到每個(gè)現(xiàn)態(tài)向其次態(tài)的轉(zhuǎn)換都被考慮到，且不再構(gòu)成新的狀態(tài)為止。這樣就建立了所需的原始狀態(tài)圖。（3）根據(jù)原始狀態(tài)圖建立原始狀態(tài)表。例5-5試列出一個(gè)逢五進(jìn)一的可逆同步二進(jìn)制計(jì)數(shù)器的狀態(tài)表。解：逢五進(jìn)一的計(jì)數(shù)器顯然應(yīng)具有五個(gè)狀態(tài)，分別用A、B、C、D、E表示，用來(lái)記住所輸入的計(jì)數(shù)脈沖個(gè)數(shù)?？赡嬗?jì)數(shù)器即可累加又可累減，故需要設(shè)定一個(gè)控制信號(hào)x，并假定x=0時(shí)進(jìn)行累加計(jì)數(shù)，x=1時(shí)進(jìn)行累減計(jì)數(shù)。假定該計(jì)數(shù)器的初始狀態(tài)為A，則在x=0時(shí)，輸入一個(gè)計(jì)數(shù)脈沖，計(jì)數(shù)器的狀態(tài)由A轉(zhuǎn)換到B，且輸出為0；再輸入一個(gè)計(jì)數(shù)脈沖，計(jì)數(shù)器的狀態(tài)由B轉(zhuǎn)換到C，輸出為0，……以此類(lèi)推，當(dāng)輸入第五個(gè)計(jì)數(shù)脈沖后，計(jì)數(shù)器的狀態(tài)由E狀態(tài)返回到初始狀態(tài)A，并使輸出為1；當(dāng)x=1時(shí)，計(jì)數(shù)器按上述相反方向改變狀態(tài)，并在累減五個(gè)計(jì)數(shù)脈沖后，回到初始狀態(tài)A。通過(guò)以上分析，可以畫(huà)出本例的原始狀態(tài)圖，如圖5-16所示，根據(jù)狀態(tài)圖列出狀態(tài)表，如表5-10所示。圖5-16例5-5的狀態(tài)圖例5-6試列出“111”序列檢測(cè)器的狀態(tài)表。解：根據(jù)設(shè)計(jì)要求，電路應(yīng)有一個(gè)串行輸入端x，用來(lái)輸入信號(hào)序列；一個(gè)串行輸出端Y，用來(lái)指示對(duì)“111”序列的檢測(cè)結(jié)果。輸入和輸出之間的關(guān)系是輸入連續(xù)的“111”時(shí)，輸出為1，其余情況輸出均為0。則有輸入序列x：0111輸出序列Y：0001對(duì)應(yīng)狀態(tài)Q：ABCD設(shè)初態(tài)為A，若第一個(gè)輸入為x=0，不屬于要檢測(cè)的序列，電路停留在狀態(tài)A上；若x=1，電路從狀態(tài)A轉(zhuǎn)入狀態(tài)B。在狀態(tài)B下，若x=0，電路返回狀態(tài)A；若x=1，電路從狀態(tài)B轉(zhuǎn)入狀態(tài)C。在狀態(tài)C下，若x=0，電路返回狀態(tài)A；若x=1，電路從狀態(tài)C轉(zhuǎn)入狀態(tài)D。在D狀態(tài)下，若x=0，電路返回狀態(tài)A；若x=1，電路狀態(tài)停留在狀態(tài)D。根據(jù)分析結(jié)果可畫(huà)出狀態(tài)圖，如圖5-17所示。

圖5-17例5-6的狀態(tài)圖由狀態(tài)圖可作出狀態(tài)表如表5-11所示。

例5-7有一代碼監(jiān)測(cè)器，用以監(jiān)測(cè)串行輸入的8421碼，其輸入的順序是先低位后高位，當(dāng)出現(xiàn)無(wú)效碼（即輸入1010，1011，1100，1101，1110，1111）時(shí)，電路的輸出為1。試列出該代碼檢測(cè)器的原始狀態(tài)圖和原始狀態(tài)表。解：根據(jù)設(shè)計(jì)要求，該電路有一個(gè)輸入x和一個(gè)輸出Y。由于輸入的8421碼是先低位后高位，因此，在判斷輸入碼是否為無(wú)效碼時(shí)，也應(yīng)從低位到高位監(jiān)測(cè)各位的輸入值。設(shè)狀態(tài)A為初始狀態(tài)；狀態(tài)B和狀態(tài)C表示最低一位代碼分別取0和1兩種情況；狀態(tài)D，E，F(xiàn)，G分別表示低兩位代碼的四種不同取值，即00～11；狀態(tài)H，I，J，K，L，M，N，P分別表示低三位代碼的八種不同取值，即000～111。

當(dāng)x輸入的第四位代碼到來(lái)時(shí)，電路即可對(duì)輸入碼進(jìn)行判斷，若出現(xiàn)無(wú)效碼，監(jiān)測(cè)器輸出為1，否則為0。當(dāng)4位代碼檢測(cè)完成后，應(yīng)能返回原始狀態(tài)A，以便下一組代碼的檢測(cè)。根據(jù)分析結(jié)果，可得到原始狀態(tài)圖，如圖5-18所示。圖5-18例5-7的原始狀態(tài)圖

由原始狀態(tài)圖可轉(zhuǎn)換出原始狀態(tài)表，如表5-13所示。

在時(shí)序電路的設(shè)計(jì)過(guò)程中，原始狀態(tài)表的建立方法并不是唯一的，只要能夠正確建立原始狀態(tài)表（圖），即使比較復(fù)雜也沒(méi)有關(guān)系，因?yàn)樵诤罄m(xù)的狀態(tài)化簡(jiǎn)中，多余的狀態(tài)就會(huì)被消掉。3.狀態(tài)化簡(jiǎn)建立原始狀態(tài)表時(shí)，為避免狀態(tài)遺漏，可能會(huì)引入多余的狀態(tài)。為了使設(shè)計(jì)出的電路只更簡(jiǎn)單，就必須將原始狀態(tài)表中的多余狀態(tài)消除掉。消除多余狀態(tài)的過(guò)程稱(chēng)為狀態(tài)化簡(jiǎn)。時(shí)序電路的狀態(tài)表有完全定義和不完全定義兩種類(lèi)型。完全定義的狀態(tài)表中，狀態(tài)和輸出值都是完全確定的。不完全定義狀態(tài)表中，部分次態(tài)和輸出值不能完全確定，需要在設(shè)計(jì)中逐步加以確定。下面以完全定義狀態(tài)表的化簡(jiǎn)為例，介紹狀態(tài)表的化簡(jiǎn)方法。完全定義狀態(tài)表的化簡(jiǎn)可以通過(guò)合并等價(jià)狀態(tài)來(lái)實(shí)現(xiàn)。在介紹具體的化簡(jiǎn)方法之前，首先介紹幾個(gè)概念。（1）等價(jià)狀態(tài)：是指能滿足以下條件的兩個(gè)狀態(tài)Si和Sj，記為{Si，Sj}。①在各種輸入取值下，輸出完全相同。②在各種輸入取值下，次態(tài)滿足下列條件之一：

a.兩個(gè)次態(tài)完全相同；b.兩個(gè)次態(tài)為其現(xiàn)態(tài)本身或交錯(cuò)；c.兩個(gè)次態(tài)為狀態(tài)對(duì)循環(huán)中的一個(gè)狀態(tài)對(duì)；d.兩個(gè)次態(tài)的某一后續(xù)狀態(tài)對(duì)可以合并。（2）等價(jià)狀態(tài)的傳遞性：若狀態(tài)和等價(jià)，狀態(tài)和等價(jià)，則狀態(tài)必和等價(jià)，記為{，}{，}→{，}。（3）等價(jià)類(lèi)：是指彼此等價(jià)的狀態(tài)構(gòu)成的集合。如，若有{，}和{，}，則有等價(jià)類(lèi){，，}。（4）最大等價(jià)類(lèi)：不能被其他任何等價(jià)類(lèi)包含的等價(jià)類(lèi)。狀態(tài)表化簡(jiǎn)的根本任務(wù)就是從原始狀態(tài)表中找出最大等價(jià)類(lèi)，并用一個(gè)狀態(tài)代替。確定最大等價(jià)類(lèi)最常用的方法是隱含表法。

隱含表是一種斜邊為階梯形的直角三角形表格。該表格兩個(gè)直角邊上的方格數(shù)目相等，等于原始狀態(tài)數(shù)減1。隱含表的縱向由上到下、橫向從左到右均按照原始狀態(tài)表中的狀態(tài)順序標(biāo)注，但縱向“缺頭”，橫向“少尾”。表中的每個(gè)小方格用來(lái)表示相應(yīng)的狀態(tài)對(duì)之間是否存在等價(jià)關(guān)系。如圖5-19所示就是根據(jù)具有A、B、C、D、E這五個(gè)狀態(tài)的原始狀態(tài)表作出的隱含表。圖5-19隱含表的畫(huà)法

利用隱含表化簡(jiǎn)完全定義狀態(tài)表的步驟如下：（1）構(gòu)造隱含表，并在表中每個(gè)方格中標(biāo)明相應(yīng)狀態(tài)對(duì)是否等價(jià)。①狀態(tài)對(duì)肯定不等價(jià)的，在隱含表相應(yīng)方格中標(biāo)注“×”；②狀態(tài)對(duì)肯定等價(jià)的，在隱含表相應(yīng)方格中標(biāo)注“√”；③狀態(tài)對(duì)條件等價(jià)的，在隱含表相應(yīng)方格中標(biāo)注等價(jià)條件。（2）順序比較。先將隱含表中所有的狀態(tài)按照一定順序?qū)φ赵紶顟B(tài)表逐一進(jìn)行比較，并將比較結(jié)果按上面的約定標(biāo)注在隱含表中每一個(gè)小方格內(nèi)。（3）關(guān)聯(lián)比較。追查填有等價(jià)條件的那些方格，若發(fā)現(xiàn)所填的等價(jià)條件肯定不能滿足，就在該方格右上角加一個(gè)“×”。

（4）確定原始狀態(tài)表的最大等價(jià)類(lèi)。從隱含表的最右邊開(kāi)始，逐列檢查各個(gè)小方格，凡是未打“×”的方格，都代表一個(gè)等價(jià)狀態(tài)對(duì)。彼此等價(jià)的幾個(gè)狀態(tài)可合并到一個(gè)等價(jià)類(lèi)中，最終形成若干個(gè)最大等價(jià)類(lèi)。如果有的狀態(tài)沒(méi)有包含在任何一個(gè)最大等價(jià)類(lèi)中，則該狀態(tài)自己就是一個(gè)最大等價(jià)類(lèi)。（5）建立最簡(jiǎn)狀態(tài)表。將每個(gè)最大等價(jià)類(lèi)用一個(gè)狀態(tài)來(lái)代替，將這種替代關(guān)系應(yīng)用于原始狀態(tài)表，并刪除多余行，就得到了最簡(jiǎn)狀態(tài)表。

例5-8試化簡(jiǎn)表5-14所示的原始狀態(tài)表。解：（1）作隱含表如圖5-20所示。

（2）順序比較。從原始狀態(tài)表中可看出，狀態(tài)C和狀態(tài)F在x=0和x=1時(shí)，它們的輸出及次態(tài)均相等，因此C和F是等價(jià)狀態(tài)對(duì)，在隱含表中C和F交叉的方格中畫(huà)“√”。此外，A、B等價(jià)的條件是C、F等價(jià)，A、E等價(jià)的條件是B、E等價(jià)，B、E等價(jià)的條件是A、E和C、F分別等價(jià)，D、G等價(jià)的條件時(shí)C、D和D、E分別等價(jià)。將這些等價(jià)條件分別填入隱含表中對(duì)應(yīng)的小方格。剩余的狀態(tài)對(duì)均為不等價(jià)的狀態(tài)對(duì)，在圖中對(duì)應(yīng)的小方格中畫(huà)“×”。

（3）關(guān)聯(lián)比較。狀態(tài)對(duì)A、B等價(jià)的條件是C、F等價(jià)，而C、F的確是等價(jià)狀態(tài)對(duì)，因此A、B等價(jià)的條件滿足。同理，狀態(tài)對(duì)A、E和狀態(tài)對(duì)B、E等價(jià)的條件也滿足；狀態(tài)對(duì)D、G等價(jià)的條件是C、D和D、E分別等價(jià)，但是從圖5-20可以看出，C、D和D、E均不等價(jià)，因此，D、G等價(jià)條件不滿足，D、G不等價(jià)，在相應(yīng)小方格的右上角加“×”。（4）確定原始狀態(tài)表的最大等價(jià)類(lèi)。隱含表中未打“×”的方格都代表一個(gè)等價(jià)狀態(tài)對(duì)。根據(jù)圖5-20可以得到全部等價(jià)對(duì)：{A，B}、{A，E}、{B，E}、{C，F(xiàn)}。因此可得到最大等價(jià)類(lèi){A，B，E}、{C，F(xiàn)}、{D}、{G}。

（5）建立最簡(jiǎn)狀態(tài)表。令a={G},b={C，F(xiàn)}，c={A，B，E}，d={D},并將這種替代關(guān)系應(yīng)用于表5-14所示的原始狀態(tài)表，便可得到其最簡(jiǎn)狀態(tài)表，如表5-15所示。4.狀態(tài)編碼建立最簡(jiǎn)狀態(tài)表后，要設(shè)計(jì)的同步時(shí)序電路所需的狀態(tài)數(shù)N就被確定下來(lái)，進(jìn)而電路所需要的觸發(fā)器個(gè)數(shù)K也被確定下來(lái),K和N應(yīng)滿足下列關(guān)系（5-4）狀態(tài)編碼是給最簡(jiǎn)狀態(tài)表中用字母表示的N個(gè)狀態(tài)分別指定一個(gè)二進(jìn)制代碼的過(guò)程，該代碼就是這K個(gè)觸發(fā)器的狀態(tài)組合。一般而言，采用的編碼方案不同，設(shè)計(jì)出的時(shí)序電路的復(fù)雜程度也不同。狀態(tài)編碼的主要任務(wù)有兩個(gè)，一是根據(jù)設(shè)計(jì)所要求的狀態(tài)數(shù)，確定觸發(fā)器的個(gè)數(shù)；二是找到一種合適的狀態(tài)編碼方案，使依據(jù)該方案所設(shè)計(jì)的時(shí)序電路最簡(jiǎn)。當(dāng)狀態(tài)數(shù)N和觸發(fā)器的個(gè)數(shù)（即二進(jìn)制代碼的位數(shù)）K確定以后，狀態(tài)編碼的方案數(shù)M也被確定下來(lái)，即(5-5)

M的數(shù)目將隨著K的增加而急劇增大。在這種情況下，想要對(duì)全部編碼方案進(jìn)行一一對(duì)比，從中選取最佳方案是十分困難的。因此，在實(shí)際工作中常采用經(jīng)驗(yàn)法，按一定原則進(jìn)行狀態(tài)編碼，來(lái)獲得接近最佳的方案。其基本思想是在選擇狀態(tài)編碼時(shí)，盡可能使?fàn)顟B(tài)和輸出函數(shù)在卡諾圖上1單元的分布為相鄰，以便形成更大的包圍圈。從而有利于狀態(tài)函數(shù)和輸出函數(shù)的化簡(jiǎn)。狀態(tài)編碼依據(jù)的原則為：（1）相同輸入條件下，次態(tài)相同，現(xiàn)態(tài)應(yīng)給予相鄰編碼。所謂相鄰編碼，就是指各二進(jìn)制代碼中只有一位代碼不同。（2）在不同輸入條件下的同一現(xiàn)態(tài)，次態(tài)編碼應(yīng)相鄰。（3）輸出相同，現(xiàn)態(tài)編碼應(yīng)相鄰。例5-9對(duì)表5-16所示的狀態(tài)表進(jìn)行狀態(tài)編碼。解：狀態(tài)A～D的編碼確定過(guò)程如下：根據(jù)編碼原則（1），狀態(tài)A和B，A和C應(yīng)分別給予相鄰編碼。根據(jù)編碼原則（2），狀態(tài)C和D，A和C，B和D，A和B應(yīng)分別給予相鄰編碼。根據(jù)編碼原則（3），狀態(tài)A，B和C應(yīng)分別給予相鄰編碼。

綜合上面的分析結(jié)果，狀態(tài)A和B，A和C，一定要取相鄰編碼，可利用卡諾圖表示上述相鄰要求的狀態(tài)編碼方案，如圖5-21所示。圖5-21例5-9的狀態(tài)分配方案這樣就可以確定A～D的狀態(tài)編碼方案A=00，B=01，C=10，D=11

代入表5-16，可得到如表5-17所示的編碼狀態(tài)表。需要指出的是，該編碼方案不是唯一的。5.3.2同步時(shí)序電路設(shè)計(jì)舉例例5-10用門(mén)電路和D觸發(fā)器設(shè)計(jì)一個(gè)同步串行加法器，實(shí)現(xiàn)最低位在前的兩個(gè)串行二進(jìn)制整數(shù)相加，輸出為最低位在前的兩個(gè)數(shù)之和。解：（1）建立原始狀態(tài)表。設(shè)和為加數(shù)和被加數(shù)的串行輸入，Y為兩數(shù)之和的串行輸出。兩數(shù)相加的結(jié)果有兩種可能，一種是無(wú)進(jìn)位，一種是有進(jìn)位。故電路需要兩個(gè)內(nèi)部狀態(tài)，即無(wú)進(jìn)位狀態(tài)和有進(jìn)位狀態(tài)，分別設(shè)為a和b。建立的原始狀態(tài)圖如圖5-22所示。圖5-22例5-10的狀態(tài)圖由圖5-22可以得到原始狀態(tài)表，如表5-18所示。（2）狀態(tài)化簡(jiǎn)。由表5-18可知，該狀態(tài)表不能再化簡(jiǎn)，為最簡(jiǎn)狀態(tài)表。（3）狀態(tài)編碼。電路有兩個(gè)狀態(tài)，故選一個(gè)觸發(fā)器，設(shè)a=0，b=1，代入表5-18得編碼狀態(tài)表，如表5-19所示。(4)求出電路的驅(qū)動(dòng)方程和輸出方程。表5-19中的和Q已經(jīng)按格雷碼排列，所以可將其看做卡諾圖，通過(guò)化簡(jiǎn)得到狀態(tài)方程和輸出方程由于D觸發(fā)器的特性方程為,所以驅(qū)動(dòng)方程為（5）畫(huà)出邏輯電路圖，如圖5-23所示。（6）檢查電路能否自啟動(dòng)。由電路的狀態(tài)圖5-22可知，電路中所有的狀態(tài)都在有效序列中，所以電路能夠自啟動(dòng)。圖5-23例5-10的邏輯圖

例5-11用JK觸發(fā)器和門(mén)電路設(shè)計(jì)一個(gè)“111”序列檢測(cè)器，以檢測(cè)輸入的信號(hào)序列是否為連續(xù)的“111”。解：（1）根據(jù)例5-6的分析可知，該電路的輸入變量為x，輸出變量為Y。原始狀態(tài)表的建立可以按照例5-6中介紹的方法，也可按照下面的方法建立。設(shè)該電路的初始狀態(tài)為A，根據(jù)題意列出電路在不同x序列輸入下的狀態(tài)變化規(guī)律及輸出Y的值，也就是電路的原始狀態(tài)圖，如圖5-24所示。設(shè)電路的初始狀態(tài)為A，若輸入x=0，則電路進(jìn)入狀態(tài)B，且輸出Y=0；若輸入x=1，則電路進(jìn)入狀態(tài)C，且輸出Y=0。當(dāng)電路進(jìn)入狀態(tài)C時(shí)，若x=0，則電路進(jìn)入狀態(tài)F，且Y=0；若x=1，則電路進(jìn)入狀態(tài)G，且輸出Y=0。當(dāng)電路進(jìn)入G狀態(tài)時(shí)，若x=0，則電路進(jìn)入F狀態(tài)，且Y=0；若x=1，則電路進(jìn)入狀態(tài)G，且輸出Y=1，因?yàn)榇藭r(shí)輸入的x序列就是所要檢測(cè)的序列“111”。值得注意的是，在電路的狀態(tài)為B、C時(shí)，電路根據(jù)輸入為0或1，分別轉(zhuǎn)向狀態(tài)D、E、F、G。由于檢測(cè)序列“111”的長(zhǎng)度為3位，因此電路只需要記憶前面兩個(gè)時(shí)刻的輸入情況即可，這樣，當(dāng)?shù)谌齻€(gè)輸入到達(dá)時(shí)，就可判斷其結(jié)果是否為所要檢測(cè)的序列。因此，不需要再設(shè)新的狀態(tài)。圖5-24例5-11的原始狀態(tài)圖

根據(jù)圖5-24可以建立該電路的原始狀態(tài)表，如表5-20所示。（2）根據(jù)表5-20繪制如圖5-25所示的隱含表。由隱含表可以得到全部等價(jià)對(duì)：{A，B}、{A，D}、{A，F(xiàn)}、{B，D}、{B，F(xiàn)}、{C，E}、{D，F(xiàn)}。最大等價(jià)類(lèi)為{A，B，D，F(xiàn)}、{C，E}、{G}。圖5-25例5-11的隱含表令a={A，B，D，F(xiàn)},b={C，E}，c={G},并將這種替代關(guān)系應(yīng)用于表5-20所示的原始狀態(tài)表，便可得到最簡(jiǎn)狀態(tài)表，如表5-21所示。

（3）最簡(jiǎn)狀態(tài)表中有三個(gè)狀態(tài)，應(yīng)選用兩個(gè)觸發(fā)器。根據(jù)編碼規(guī)則，狀態(tài)a和b，a和c一定要取相鄰編碼，這樣確定的a、b、c狀態(tài)編碼方案為：a=00，b=01，c=10。（4）根據(jù)表5-21和狀態(tài)編碼方案畫(huà)出電路的狀態(tài)方程和輸出方程的卡諾圖（相當(dāng)于編碼狀態(tài)表），如圖5-26所示。

將圖5-26所示卡諾圖分解成、和輸出Y的三個(gè)卡諾圖，如圖5-27（a）、（b）、（c）所示，利用卡諾圖可求得各觸發(fā)器的狀態(tài)方程和輸出方程。（a)的卡諾圖（b）的卡諾圖（c）Y的卡諾圖圖5-27例5.11的卡諾圖分解由圖5-27可得電路的狀態(tài)方程、輸出方程

將狀態(tài)方程與JK觸發(fā)器的特性方程相比較，便可得到驅(qū)動(dòng)方程（5）根據(jù)驅(qū)動(dòng)方程和輸出方程可以畫(huà)出本例的邏輯電路圖，如圖5-28所示。圖5-28例5-11的邏輯電路圖（6）電路的狀態(tài)圖如圖5-29所示。由圖可見(jiàn)，當(dāng)電路進(jìn)入無(wú)效狀態(tài)“11”后，若x=0，則電路轉(zhuǎn)入“00”狀態(tài)；若x=1，則電路轉(zhuǎn)入“10”狀態(tài)。因此，所設(shè)計(jì)的電路能夠自啟動(dòng)。圖5-29例5-11的狀態(tài)圖

例5-12設(shè)計(jì)一個(gè)飲料自動(dòng)售機(jī)的邏輯電路。它的投幣口每次只能投入一枚五角或一元的硬幣，投入一元五角硬幣后機(jī)器自動(dòng)給出一杯飲料；投入兩元（兩枚一元）硬幣后，在給出飲料的同時(shí)自動(dòng)找回一枚五角的硬幣。解：（1）取投幣信號(hào)為輸入邏輯變量，投入一枚一元硬幣時(shí)用A=1表示，未投入時(shí)用A=0表示；投入一枚五角硬幣時(shí)用B=1表示，未投入時(shí)用B=0表示。給出飲料和找錢(qián)為兩個(gè)輸出變量，分別以Y、Z表示，給出飲料時(shí)Y=1，未給出時(shí)Y=0；找回一枚五角硬幣時(shí)Z=1，不找時(shí)Z=0。假定通過(guò)傳感器產(chǎn)生的投幣信號(hào)（A=1或B=1）在電路轉(zhuǎn)入新的狀態(tài)時(shí)也隨之消失，否則將被誤認(rèn)為是再一次投幣的信號(hào)。

設(shè)未投幣前電路的初始狀態(tài)為，投入五角硬幣以后為，投入一元硬幣（包括投入一枚一元硬幣或兩枚五角硬幣的情況）以后為。再投入一枚五角硬幣后電路返回，同時(shí)輸出為Y=1、Z=0；如果投入的是一枚一元硬幣，則電路也應(yīng)返回，同時(shí)輸出為Y=1、Z=1。根據(jù)以上分析，可以畫(huà)出如圖5-30所示的原始狀態(tài)圖。圖5-30例5-12的狀態(tài)圖

由圖5-30可以列出原始狀態(tài)表，如表5-22所示。因?yàn)檎９ぷ鲿r(shí)不會(huì)出現(xiàn)AB=11的情況，所以與之相關(guān)的項(xiàng)可以作為無(wú)關(guān)項(xiàng)處理。（2）由表5-21可知，該狀態(tài)表不能再化簡(jiǎn)，為最簡(jiǎn)狀態(tài)表。（3）根據(jù)以上分析可知，電路有三個(gè)狀態(tài)，故選用兩個(gè)觸發(fā)器。設(shè)=00、=01、=10，代入表5-22，即可得到編碼狀態(tài)表，如表5-23所示。

（4）因?yàn)樵O(shè)計(jì)要求中沒(méi)有對(duì)觸發(fā)器的選擇做具體規(guī)定，在本例中選用D觸發(fā)器完成該時(shí)序電路設(shè)計(jì)。根據(jù)表5-23可以畫(huà)出電路的狀態(tài)方程和輸出方程的卡諾圖，如圖5-31所示。圖5-31例5-12電路狀態(tài)/輸出卡諾圖

將圖5-31所示卡諾圖分解成、、Y和Z四個(gè)卡諾圖，如圖5-32（a）、（b）、（c）、（d）所示，利用卡諾圖可求得各觸發(fā)器的狀態(tài)方程和輸出方程。圖5-32例5-12的卡諾圖分解

由圖5-32可得電路的狀態(tài)方程、輸出方程將狀態(tài)方程與D觸發(fā)器的特性方程相比較，便可得到驅(qū)動(dòng)方程（5）根據(jù)驅(qū)動(dòng)方程和輸出方程可畫(huà)出本例的邏輯電路圖，如圖5-33所示圖5-33例5-12的邏輯電路圖

（6）電路的狀態(tài)圖如圖5-34所示。由圖可見(jiàn)，當(dāng)電路進(jìn)入無(wú)效狀態(tài)“11”后，在沒(méi)有輸入信號(hào)的情況下（即AB=00時(shí)）不能自行返回有效循環(huán)，所以不能自啟動(dòng)。當(dāng)AB=01或AB=10時(shí)，電路在時(shí)鐘信號(hào)作用下，雖然能返回有效循環(huán)中，但收費(fèi)結(jié)果是錯(cuò)誤的。因此，在開(kāi)始工作時(shí)應(yīng)將電路置為00狀態(tài)。圖5-34例5-12的狀態(tài)圖*5.4異步時(shí)序電路5.4.1異步時(shí)序電路的分析異步時(shí)序電路的分析步驟和同步時(shí)序電路的分析步驟基本相同，但因?yàn)楫惒綍r(shí)序電路沒(méi)有統(tǒng)一的時(shí)鐘信號(hào)來(lái)控制所有存儲(chǔ)電路的狀態(tài)變化，因此，分析時(shí)應(yīng)特別注意狀態(tài)變化與時(shí)鐘的一一對(duì)應(yīng)關(guān)系。下面舉例來(lái)說(shuō)明異步時(shí)序電路的分析方法。例5-13分析圖5-35所示時(shí)序電路的邏輯功能。圖5-35例5-13的電路圖解：（1）電路的時(shí)鐘方程為驅(qū)動(dòng)方程為（2）電路的狀態(tài)方程為(即Q1)上升沿有效(即Q0)上升沿有效(即CP)上升沿有效

（3）根據(jù)狀態(tài)方程列出時(shí)序電路的狀態(tài)轉(zhuǎn)換表，如表5-24所示。在根據(jù)狀態(tài)方程計(jì)算時(shí)，還要依據(jù)各觸發(fā)器的時(shí)鐘方程來(lái)確定觸發(fā)器的時(shí)鐘脈沖信號(hào)是否有效。如果有效，可按照狀態(tài)方程計(jì)算出觸發(fā)器的次態(tài)；如果無(wú)效，則觸發(fā)器將保持原來(lái)的狀態(tài)不變。例如，當(dāng)電路的現(xiàn)態(tài)為時(shí)，由狀態(tài)方程計(jì)算出的電路次態(tài)為如果CP出現(xiàn)一個(gè)上升沿，由時(shí)鐘方程可知，為上升沿，有效，觸發(fā)器的狀態(tài)由0變到1；當(dāng)由0變到1時(shí)，為上升沿，有效，觸發(fā)器的狀態(tài)由1變到0；當(dāng)由1變到0時(shí)，為下降沿，無(wú)效，觸發(fā)器保持原狀態(tài)不變，即仍為0。因此，電路的實(shí)際次態(tài)為。（4）根據(jù)表5-23畫(huà)出狀態(tài)圖和時(shí)序圖，分別如圖5-36、如圖5-37所示。圖5-36例5-13的狀態(tài)圖圖5-37例5-13的時(shí)序圖（5）由狀態(tài)圖可以看出，在時(shí)鐘脈沖CP的作用下，電路的八個(gè)狀態(tài)按遞減規(guī)律循環(huán)變化，電路具有遞減計(jì)數(shù)功能，是一個(gè)摩爾型的3位二進(jìn)制異步減法計(jì)數(shù)器，且具有自啟動(dòng)功能。5.4.2異步時(shí)序電路的設(shè)計(jì)異步時(shí)序電路中各觸發(fā)器狀態(tài)的改變不是同時(shí)進(jìn)行的，因而在設(shè)計(jì)異步時(shí)序電路時(shí)，要為各個(gè)觸發(fā)器選擇合適的時(shí)鐘脈沖信號(hào)。下面舉例來(lái)說(shuō)明異步時(shí)序電路的設(shè)計(jì)方法。例5-14試設(shè)計(jì)一個(gè)異步六進(jìn)制加法計(jì)數(shù)器。解：第一步，建立如圖5-38所示的狀態(tài)圖。本設(shè)計(jì)中狀態(tài)數(shù)目和編碼方案是確定的，因此可略去狀態(tài)化簡(jiǎn)和狀態(tài)編碼兩步。圖5-38例5.14的狀態(tài)圖

電路具有六個(gè)狀態(tài)，因此在設(shè)計(jì)中應(yīng)選用三個(gè)觸發(fā)器，這里選用三個(gè)CP上升沿觸發(fā)的D觸發(fā)器來(lái)實(shí)現(xiàn)設(shè)計(jì)。根據(jù)狀態(tài)圖5-38可以畫(huà)出電路的時(shí)序圖，如圖5-39所示。

圖5-39例5-14的時(shí)序圖第二步，根據(jù)狀態(tài)圖5-38可以得到狀態(tài)轉(zhuǎn)換表，如表5-25所示。第三步，要獲得最簡(jiǎn)驅(qū)動(dòng)方程，首先要為每個(gè)觸發(fā)器選擇適當(dāng)?shù)臅r(shí)鐘脈沖。選擇時(shí)鐘脈沖的基本原則是：觸發(fā)器需要翻轉(zhuǎn)時(shí)，必須有時(shí)鐘有效沿到達(dá)（CP=1），且觸發(fā)沿越少越好。從時(shí)序圖5-39可知，每當(dāng)電路狀態(tài)變化，觸發(fā)器都要翻轉(zhuǎn)。因此，只有使用外部輸入時(shí)鐘才能滿足觸發(fā)器的翻轉(zhuǎn)要求，故觸發(fā)器選用外部時(shí)鐘信號(hào)CP；選用CP、都可以，但依據(jù)觸發(fā)沿最少的要求，應(yīng)選擇；從0翻轉(zhuǎn)到1時(shí)，和都無(wú)法滿足觸發(fā)條件，因此只能選CP、，同樣考慮觸發(fā)沿最少，應(yīng)選擇。根據(jù)以上分析，可以得到電路的時(shí)鐘方程為根據(jù)表5-25畫(huà)出電路輸出信號(hào)和各觸發(fā)器的次態(tài)卡諾圖，如圖5-40所示。圖5-40例5-14的卡諾圖

畫(huà)卡諾圖時(shí)要注意的是，除了可將無(wú)效狀態(tài)的最小項(xiàng)做為任意項(xiàng)處理外，在輸入CP到來(lái)后且電路狀態(tài)變化時(shí)，不具備時(shí)鐘條件的觸發(fā)器的現(xiàn)態(tài)所對(duì)應(yīng)的最小項(xiàng)，也可以當(dāng)做任意項(xiàng)來(lái)處理。本例中，因?yàn)楹瓦x用的是，凡是不變或由1變到0的最小項(xiàng)000、010、100也作為任意項(xiàng)處理。由卡諾圖5-40可以求得電路的輸出方程、狀態(tài)方程

將狀態(tài)方程與D觸發(fā)器的特性方程進(jìn)行比較，可獲得電路的驅(qū)動(dòng)方程第四步，將無(wú)效狀態(tài)110和111代入狀態(tài)方程求其次態(tài)，其結(jié)果表明電路能夠自啟動(dòng)。完整的狀態(tài)圖如圖5-41所示。圖5-41例5-14的完整狀態(tài)圖第五步，根據(jù)時(shí)鐘方程、輸出方程及驅(qū)動(dòng)方程，可以畫(huà)出本例的邏輯電路圖，如圖5-42所示。圖5-42例5.14的邏輯電路圖5.5常用時(shí)序邏輯電路

在實(shí)際工作中，最常用的時(shí)序邏輯電路是寄存器、計(jì)數(shù)器、順序脈沖發(fā)生器等，它們與各種組合電路一起可以構(gòu)成邏輯功能極其復(fù)雜的數(shù)字系統(tǒng)。目前，人們根據(jù)需要設(shè)計(jì)了有很多種類(lèi)的中規(guī)模集成時(shí)序電路定型產(chǎn)品，可以一片或多片擴(kuò)展構(gòu)成所需要的功能模塊，應(yīng)用于多種數(shù)字裝置中。下面主要介紹寄存器和計(jì)數(shù)器的結(jié)構(gòu)、類(lèi)型、特點(diǎn)及邏輯功能。5.5.1寄存器寄存器是用來(lái)暫時(shí)存放一組二進(jìn)制數(shù)碼的邏輯電路，廣泛應(yīng)用于數(shù)字系統(tǒng)和數(shù)字計(jì)算機(jī)中。寄存器具有清除數(shù)碼、接收數(shù)碼、存放數(shù)碼和傳送數(shù)碼等功能，由具有存儲(chǔ)功能的觸發(fā)器和門(mén)電路組合起來(lái)構(gòu)成。因?yàn)橐粋€(gè)觸發(fā)器只能存儲(chǔ)一位二進(jìn)制數(shù)碼，所以存儲(chǔ)N位二進(jìn)制數(shù)碼的寄存器需要用N個(gè)觸發(fā)器組成。按邏輯功能不同，可分為數(shù)碼寄存器和移位寄存器。1.數(shù)碼寄存器數(shù)碼寄存器又稱(chēng)為基本寄存器或數(shù)據(jù)寄存器，只能并行送入數(shù)碼，需要時(shí)也只能并行輸出。對(duì)數(shù)碼寄存器中的觸發(fā)器，只要求它具有置1、置0的功能即可，因此，不論是同步RS觸發(fā)器，還是主從結(jié)構(gòu)或邊沿觸發(fā)的觸發(fā)器，都可以構(gòu)成數(shù)碼寄存器。圖5-43所示是由四個(gè)邊沿D觸發(fā)器組成的4位集成寄存器74LSl75的邏輯電路圖。其中，是異步置0端，～是并行數(shù)據(jù)輸入端，CP為時(shí)鐘控制端，～是并行數(shù)據(jù)輸出端。～是圖5-4374LS175的邏輯電路圖

74LS175的功能表見(jiàn)表5-26。當(dāng)=0時(shí)，寄存器異步置0。無(wú)論寄存器中原來(lái)的內(nèi)容是什么，只要=0，就立即將4個(gè)D觸發(fā)器都復(fù)位到0狀態(tài)。當(dāng)=1時(shí)，在CP上升沿送數(shù)。無(wú)論寄存器中原來(lái)存儲(chǔ)的數(shù)碼是什么，當(dāng)=1時(shí)，在CP上升沿到來(lái)時(shí)刻，加在并行輸入端的數(shù)碼～馬上被并行送入到寄存器中。寄存器的輸出數(shù)據(jù)可以并行從～端引出，即，實(shí)現(xiàn)并行輸入、并行輸出功能。當(dāng)=1，CP為上升沿以外的時(shí)間，寄存器內(nèi)容保持不變，即各個(gè)輸出端的狀態(tài)與輸入無(wú)關(guān)。2.移位寄存器移位寄存器不僅具有存儲(chǔ)數(shù)碼的功能，而且存儲(chǔ)的數(shù)碼還能在移位脈沖（時(shí)鐘脈沖）的作用下，依次向左或向右移動(dòng)。因此，移位寄存器不但可以用來(lái)存儲(chǔ)數(shù)碼，還可以用來(lái)實(shí)現(xiàn)數(shù)據(jù)的串行-并行轉(zhuǎn)換、數(shù)值的運(yùn)算及數(shù)據(jù)處理等。根據(jù)移位方式不同，移位寄存器可分為單向移位寄存器和雙向移位寄存器兩類(lèi)。1）單向移位寄存器單向移位寄存器又分為左移寄存器和右移寄存器，圖5-44所示是用四個(gè)邊沿D觸發(fā)器構(gòu)成的4位右移寄存器。電路中為外部串行輸入端，在觸發(fā)脈沖作用下將數(shù)據(jù)依次移入寄存器；為串行輸出端；～為并行輸出端。圖5-44用D觸發(fā)器構(gòu)成的4位右移移位寄存器圖5-44所示電路中各觸發(fā)器的驅(qū)動(dòng)方程為

（5-6）將驅(qū)動(dòng)方程式（5-6）代入D觸發(fā)器的特性方程可得到狀態(tài)方程（5-7）通過(guò)狀態(tài)方程式（5-7）可以看出，在CP脈沖作用下，外部串行輸入移入，移入，移入，移入，總的效果相當(dāng)于移位寄存器原有數(shù)據(jù)依次右移一位。根據(jù)狀態(tài)方程可列出如表5-26所示的狀態(tài)轉(zhuǎn)換表。

從表5-26可看出，當(dāng)寄存器經(jīng)過(guò)四個(gè)CP脈沖后，依次輸入的4位數(shù)據(jù)全部移入了移位寄存器中，這種依次輸入數(shù)據(jù)的方式稱(chēng)為串行輸入方式，每輸入一個(gè)脈沖，數(shù)據(jù)向右移動(dòng)一位。若數(shù)據(jù)由～同時(shí)輸出，則為并行輸出方式；若數(shù)據(jù)由端逐次輸出，則為串行輸出方式。圖5-45是表5-26中串行輸入情況下的時(shí)序圖。圖5-454位右移移位寄存器的時(shí)序圖圖5-46所示為4位左移移位寄存器，其工作原理與右移移位寄存器無(wú)本質(zhì)區(qū)別，只是連接相反，所以移位方向變?yōu)橛捎蚁蜃?。圖5-46用D觸發(fā)器構(gòu)成的4位左移移位寄存器集成的單向移位寄存器產(chǎn)品很多，這里以比較典型的8位單向移位寄存器74LS164為例，做簡(jiǎn)單介紹。8位單向移位寄存器74LS164的簡(jiǎn)易圖形符號(hào)如圖5-47所示。圖中，、為串行數(shù)據(jù)輸入端，實(shí)際使用時(shí)把它們連接在一起，即；CP是移位脈沖，當(dāng)CP信號(hào)為上升沿時(shí)，數(shù)據(jù)右移一位；是異步清零輸入端，低電平有效；～是并行數(shù)據(jù)輸出端，同時(shí)也是串行數(shù)據(jù)輸出端。圖5-4774LS164的簡(jiǎn)易圖形符號(hào)74LS164的功能見(jiàn)表5-27。由表5-27可知，74LS164具有以下功能：當(dāng)=0，74LS164異步置零。

當(dāng)=1、CP=0時(shí)，74LS164保持狀態(tài)不變，當(dāng)=1、CP的上升沿到來(lái)時(shí)，將加在端的二進(jìn)制數(shù)碼依次送入74LS164中。狀態(tài)方程為

(5-8)2）雙向移位寄存器

綜合左移和右移寄存器電路，若增加移位方向控制信號(hào)和控制電路，就可以構(gòu)成雙向移位寄存器。為了方便擴(kuò)展邏輯功能和增加使用的靈活性，在定型生產(chǎn)的移位寄存器集成電路上還附加了異步清零、狀態(tài)保持、數(shù)據(jù)并行輸入和并行輸出等功能。圖5-48所示的74LS194A就是一個(gè)典型的4位雙向移位寄存器。圖5-4874LS194A的邏輯電路圖

74LS194A由四個(gè)觸發(fā)器、、、和各自的輸入控制電路組成。圖中的為數(shù)據(jù)右移串行輸入端；DIL為數(shù)據(jù)左移串行輸入端；～為數(shù)據(jù)并行輸入端；～為數(shù)據(jù)的并行輸出端；移位寄存器的工作狀態(tài)由控制端S0和S1的狀態(tài)指定；是異步清零輸入端，低電平有效；CP是移位脈沖。74LS194A的簡(jiǎn)易圖形符號(hào)如圖5-49所示。圖5-4974LS194A的簡(jiǎn)易圖形符號(hào)

圖5-48中，當(dāng)=0時(shí)，所有觸發(fā)器將同時(shí)置0，而且置0操作不受其他輸入端狀態(tài)的影響；只有當(dāng)=1時(shí)，74LS194A才能正常工作?，F(xiàn)以第二位觸發(fā)器為例，分析一下當(dāng)=1，、取不同值時(shí)移位寄存器的工作狀態(tài)。由圖5-48可見(jiàn)，的輸入控制電路是由“與或”非門(mén)和反相器組成的一個(gè)具有互補(bǔ)輸出的4選1數(shù)據(jù)選擇器。它的互補(bǔ)輸出作為FF1的輸入信號(hào)。當(dāng)==0時(shí)，最右邊的輸入信號(hào)被選中，使觸發(fā)器的輸入為，。所以當(dāng)CP上升沿到達(dá)時(shí)，被置成。此時(shí)寄存器工作在保持狀態(tài)。當(dāng)=0，=1時(shí)，右邊第二個(gè)輸入信號(hào)被選中，使觸發(fā)器的輸入為，，所以當(dāng)CP上升沿到達(dá)時(shí)，被置成。此時(shí)寄存器工作在左移狀態(tài)。當(dāng)=1，=0時(shí)，最左邊的輸入信號(hào)被選中，使觸發(fā)器的輸入為，,所以當(dāng)CP上升沿到達(dá)時(shí)，

被置成。此時(shí)寄存器工作在右移狀態(tài)。當(dāng)==1時(shí)，左邊第二個(gè)輸入信號(hào)被選中，使觸發(fā)器的輸入為，，所以當(dāng)CP上升沿到達(dá)時(shí)，被置成。此時(shí)寄存器處于并行輸入狀態(tài)。其他三個(gè)觸發(fā)器的工作原理與FF1基本相同，這里不再贅述。根據(jù)以上分析，可以列出四位雙向移位寄存器74LS194A的功能表，如表5-28所示。

當(dāng)一片移位寄存器的位數(shù)不夠用時(shí)，可使用多片移位寄存器進(jìn)行擴(kuò)展。圖5-50所示是用兩片74LS194A擴(kuò)展成的八位雙向移位寄存器的連接圖。只需將兩片74LS194A的CP、、、分別并聯(lián)，再將一片的接至另一片的端，而另一片的接到這一片的端即可。圖5-50兩片74LS194A擴(kuò)展成的8位雙向移位寄存器5.6.2計(jì)數(shù)器數(shù)字系統(tǒng)中，把記憶輸入時(shí)鐘脈沖個(gè)數(shù)的操作叫做計(jì)數(shù)，能實(shí)現(xiàn)計(jì)數(shù)操作的電路稱(chēng)為計(jì)數(shù)器。計(jì)數(shù)器所能記憶的最大脈沖個(gè)數(shù)稱(chēng)為計(jì)數(shù)器的模（計(jì)數(shù)容量）。除了用于對(duì)脈沖的計(jì)數(shù)，計(jì)數(shù)器還可以用于分頻、定時(shí)、進(jìn)行數(shù)字運(yùn)算、產(chǎn)生節(jié)拍脈沖和脈沖序列等。計(jì)數(shù)器的種類(lèi)很多，按時(shí)鐘控制方式不同可分為異步計(jì)數(shù)器和同步計(jì)數(shù)器；按計(jì)數(shù)器中數(shù)字的編碼方式不同可分為二進(jìn)制計(jì)數(shù)器、二-十進(jìn)制計(jì)數(shù)器、格雷碼計(jì)數(shù)器等；按計(jì)數(shù)器的計(jì)數(shù)容量不同可分為十進(jìn)制計(jì)數(shù)器、十三進(jìn)制計(jì)數(shù)器、四十進(jìn)制計(jì)數(shù)器等；按計(jì)數(shù)過(guò)程中數(shù)值的增減不同可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。1.二進(jìn)制計(jì)數(shù)器當(dāng)輸入計(jì)數(shù)脈沖到來(lái)時(shí)，按二進(jìn)制規(guī)律進(jìn)行計(jì)數(shù)的電路稱(chēng)為二進(jìn)制計(jì)數(shù)器。包括同步二進(jìn)制計(jì)數(shù)器和異步二進(jìn)制計(jì)數(shù)器兩種主要類(lèi)型。1）同步二進(jìn)制計(jì)數(shù)器（1）同步二進(jìn)制加法計(jì)數(shù)器圖5-51所示是由三個(gè)JK觸發(fā)器構(gòu)成的3位二進(jìn)制同步加法計(jì)數(shù)器的邏輯電路圖。電路中三個(gè)JK觸發(fā)器各自的輸入端J、K連接在一起構(gòu)成了T觸發(fā)器應(yīng)用模式，因此也可以看成是三個(gè)T觸發(fā)器構(gòu)成的3位二進(jìn)制同步加法計(jì)數(shù)器。圖中，CP是計(jì)數(shù)脈沖輸入端，C為進(jìn)位信號(hào)輸出端。圖5-513位二進(jìn)制同步加法計(jì)數(shù)器

由圖5-51可見(jiàn)，各觸發(fā)器的驅(qū)動(dòng)方程為

電路的輸出方程為將驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程得到電路的狀態(tài)方程表5-29是電路的狀態(tài)轉(zhuǎn)換表。由表可見(jiàn)，每來(lái)一個(gè)計(jì)數(shù)脈沖，計(jì)數(shù)器就加一個(gè)1。隨著輸入計(jì)數(shù)脈沖個(gè)數(shù)的增加，計(jì)數(shù)器中的數(shù)值也增大，當(dāng)計(jì)數(shù)器記滿，即=111時(shí)，再來(lái)一個(gè)計(jì)數(shù)脈沖，計(jì)數(shù)器歸零的同時(shí)給高位進(jìn)位，即C=1。圖5-52和圖5-53分別是電路的狀態(tài)圖和時(shí)序圖。圖5-52圖5-51的狀態(tài)圖圖5-53圖5-51的時(shí)序圖由狀態(tài)圖5-52可以看出，二進(jìn)制計(jì)數(shù)器是一個(gè)滿足模的計(jì)數(shù)器，其中n是觸發(fā)器的個(gè)數(shù)。又因?yàn)槊枯斎隡個(gè)計(jì)數(shù)脈沖計(jì)數(shù)器工作一個(gè)循環(huán)，并在輸出端產(chǎn)生一個(gè)進(jìn)位脈沖，所以二進(jìn)制計(jì)數(shù)器也可稱(chēng)為M進(jìn)制計(jì)數(shù)器。由圖5-53可以看出，若計(jì)數(shù)輸入脈沖的頻率為，則、、端輸出脈沖的頻率依次為，，。針對(duì)計(jì)數(shù)器的這種分頻功能，也將計(jì)數(shù)器稱(chēng)為分頻器。（2）同步二進(jìn)制減法計(jì)數(shù)器圖5-54所示是由三個(gè)JK觸發(fā)器構(gòu)成的3位二進(jìn)制同步減法計(jì)數(shù)器的邏輯電路圖。同樣，也可以由三個(gè)T觸發(fā)器構(gòu)成。圖中，CP是計(jì)數(shù)脈沖輸入端，B為借位信號(hào)輸出端。圖5-543位二進(jìn)制同步減法計(jì)數(shù)器由圖5-54可見(jiàn)，各觸發(fā)器的驅(qū)動(dòng)方程為

電路的輸出方程為電路的狀態(tài)方程為表5-30是電路的狀態(tài)轉(zhuǎn)換表。由表可見(jiàn)，每輸入一個(gè)計(jì)數(shù)脈沖，計(jì)數(shù)器減一個(gè)1，當(dāng)不夠減時(shí)向高位借位，顯然向高位借來(lái)的1應(yīng)當(dāng)8，8-1=7。因此在表5-30中，當(dāng)狀態(tài)為000時(shí)，輸入一個(gè)計(jì)數(shù)脈沖，不夠減，向高位借1當(dāng)8，減1后剩7，計(jì)數(shù)器的狀態(tài)由000轉(zhuǎn)向111，同時(shí)向高位送出借位信號(hào)，即B=1。

圖5-55是電路的狀態(tài)圖。圖5-55圖5-54的狀態(tài)圖異步計(jì)數(shù)器中各觸發(fā)器的時(shí)鐘信號(hào)不再統(tǒng)一輸入計(jì)數(shù)脈沖，有的觸發(fā)器的時(shí)鐘信號(hào)是其它觸發(fā)器的輸出，各觸發(fā)器輸出狀態(tài)的更新要視有無(wú)自己的時(shí)鐘信號(hào)而定。異步計(jì)數(shù)器較同步計(jì)數(shù)器電路構(gòu)成簡(jiǎn)單，但計(jì)數(shù)速度低。異步二進(jìn)制計(jì)數(shù)器在異步時(shí)序電路的分析和設(shè)計(jì)中，均已進(jìn)行了介紹，這里就不再贅述。2）集成二進(jìn)制計(jì)數(shù)器（1）4位同步二進(jìn)制加法計(jì)數(shù)器圖5-56所示為集成4位二進(jìn)制同步加法計(jì)數(shù)器74161的邏輯電路圖。電路除了具有二進(jìn)制加法計(jì)數(shù)功能外，還具有預(yù)置數(shù)、保持和異步置0等功能。圖5-5674161的邏輯電路圖

74161由四個(gè)JK觸發(fā)器和一些控制電路組成。圖中為預(yù)置數(shù)控制端，～為數(shù)據(jù)輸入端，C為進(jìn)位輸出端，為異步置0端，EP和ET為工作狀態(tài)控制端。74161的簡(jiǎn)易圖形符號(hào)如圖5-57所示。圖5-5774161的簡(jiǎn)易圖形符號(hào)由圖5-56可見(jiàn)，當(dāng)=0時(shí)，所有觸發(fā)器將同時(shí)置0，而且置0操作不受其他輸入端狀態(tài)的影響。當(dāng)=1，時(shí)，電路工作在預(yù)置數(shù)狀態(tài)。這時(shí)～門(mén)的輸出始終是1。所以觸發(fā)器～輸入端J、K的狀態(tài)由～的狀態(tài)決定。當(dāng)CP上升沿到達(dá)時(shí)，預(yù)置數(shù)～被送到輸出端～，使。

當(dāng)，EP=0，ET=1時(shí)，由于這時(shí)～門(mén)的輸出均為0，即觸發(fā)器～均處在J=K=0的狀態(tài)，因此CP信號(hào)到達(dá)時(shí)計(jì)數(shù)器的狀態(tài)保持不變，同時(shí)C的狀態(tài)也保持不變。如果ET=0，則EP無(wú)論為何狀態(tài)，計(jì)數(shù)器狀態(tài)均保持不變，但C=0。當(dāng)時(shí)，電路處于計(jì)數(shù)狀態(tài)，從0000狀態(tài)開(kāi)始計(jì)數(shù)，當(dāng)連續(xù)輸入十六個(gè)計(jì)數(shù)脈沖后，電路將從1111狀態(tài)返回0000狀態(tài)，C端從1跳變到0?？梢岳肅端輸出的高電平或下降沿作為進(jìn)位輸出信號(hào)。

74161的功能表如表5-31所示。

74LS161在內(nèi)部電路結(jié)構(gòu)上與74161有些區(qū)別，但外部引線配置、引腳排列及功能表與74161相同。74LS163也是4位同步二進(jìn)制加法計(jì)數(shù)器，除了采用同步置0外，其余的功能與74LS161完全相同。圖5-58是74LS163的簡(jiǎn)易圖形符號(hào)，其功能表見(jiàn)表5-32。圖5-58741LS63的簡(jiǎn)易圖形符號(hào)（2）同步可逆計(jì)數(shù)器既能進(jìn)行加法計(jì)數(shù)，又能進(jìn)行加法計(jì)數(shù)的計(jì)數(shù)器，稱(chēng)為可逆計(jì)數(shù)器或加/減計(jì)數(shù)器。如圖5-59所示為四位同步二進(jìn)制可逆計(jì)數(shù)器74LS191的簡(jiǎn)易圖形符號(hào)，功能表如表5-33所示。這里省略了74LS191內(nèi)部邏輯電路圖，僅對(duì)其外部功能進(jìn)行介紹。圖5-5974LS191的簡(jiǎn)易圖形符號(hào)

是加減控制端，當(dāng)時(shí)，74LS191做加法計(jì)數(shù)；當(dāng)時(shí)，74LS191做減法計(jì)數(shù)。為預(yù)置數(shù)控制端，當(dāng)時(shí)74LS191處于預(yù)置數(shù)狀態(tài)，～被送入計(jì)數(shù)器中，而不受時(shí)鐘輸入信號(hào)的控制。因此，74LS191是異步預(yù)置數(shù)。是使能控制端，當(dāng)時(shí)，74LS191處于保持狀態(tài)。C/B是進(jìn)位、借位輸出端，也稱(chēng)為最大值/最小值輸出端。當(dāng)計(jì)數(shù)器做加法計(jì)數(shù)且=1111時(shí)，C/B=1，有進(jìn)位輸出；當(dāng)計(jì)數(shù)器做減法計(jì)數(shù)且=0000時(shí)，C/B=1，有借位輸出。是串行時(shí)鐘輸出端，當(dāng)C/B=1時(shí)，在下一個(gè)上升沿到達(dá)前，端有一個(gè)負(fù)脈沖輸出。74LS191只有一個(gè)時(shí)鐘信號(hào)的輸入端，由電平?jīng)Q定74LS191做加法/減法計(jì)數(shù)，所以這種計(jì)數(shù)器稱(chēng)為單時(shí)鐘同步可逆計(jì)數(shù)器。

如果加法計(jì)數(shù)脈沖和減法計(jì)數(shù)脈沖來(lái)自?xún)蓚€(gè)不同的脈沖源，則為雙時(shí)鐘可逆計(jì)數(shù)器，74LS193是常見(jiàn)的雙時(shí)鐘同步二進(jìn)制可逆計(jì)數(shù)器，它的簡(jiǎn)易圖形符號(hào)如圖5-60所示，功能表如表5-34所示。其中是加法計(jì)數(shù)時(shí)鐘脈沖輸入端，是減法計(jì)數(shù)時(shí)鐘脈沖輸入端。圖5-6074LS193的簡(jiǎn)易圖形符號(hào)

時(shí)，74LS193異步置0。為預(yù)置數(shù)控制端，當(dāng)，時(shí)74LS193處于預(yù)置數(shù)狀態(tài)，～被送入計(jì)數(shù)器中，與時(shí)鐘信號(hào)CP無(wú)關(guān)。因此，74LS193是異步預(yù)置數(shù)。當(dāng)，時(shí)，74LS193做加法計(jì)數(shù)。當(dāng)加法計(jì)數(shù)達(dá)到最大值，且下一個(gè)的上升沿到來(lái)時(shí)，該計(jì)數(shù)器返回0000，同時(shí)進(jìn)位信號(hào)輸出端輸出一個(gè)進(jìn)位脈沖。當(dāng)，=1時(shí)，74LS193做減法計(jì)數(shù)，當(dāng)減法計(jì)數(shù)達(dá)到0000，且下一個(gè)的上升沿到來(lái)時(shí)，該計(jì)數(shù)器返回1111，同時(shí)借位信號(hào)輸出端輸出一個(gè)借位脈沖。2.十進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器是在二進(jìn)制計(jì)數(shù)器的基礎(chǔ)上得到的，也稱(chēng)為二-十進(jìn)制計(jì)數(shù)器。最常見(jiàn)的十進(jìn)制計(jì)數(shù)器是8421BCD十進(jìn)制計(jì)數(shù)器。圖5-61所示電路是由四個(gè)JK觸發(fā)器構(gòu)成的一種同步8421BCD十進(jìn)制計(jì)數(shù)器的邏輯電路圖。圖5-61十進(jìn)制計(jì)數(shù)器邏輯電路圖由圖5-61可見(jiàn)，各觸發(fā)器的驅(qū)動(dòng)方程為

電路的輸出方程為電路的狀態(tài)方程為

根據(jù)狀態(tài)方程和輸出方程可得該計(jì)數(shù)器的狀態(tài)圖，如圖5-62所示。圖5-62圖5-61的狀態(tài)圖

由圖5-62可見(jiàn)，計(jì)數(shù)器最初處于初始狀態(tài)0000，當(dāng)?shù)谝粋€(gè)計(jì)數(shù)脈沖到來(lái)時(shí)，計(jì)數(shù)器加1，進(jìn)入0001狀態(tài)，以此類(lèi)推，當(dāng)?shù)诰艂€(gè)計(jì)數(shù)脈沖到來(lái)時(shí)，進(jìn)入1001狀態(tài)，當(dāng)?shù)谑畟€(gè)計(jì)數(shù)脈沖到來(lái)時(shí)，計(jì)數(shù)器回到初始狀態(tài)0000，同時(shí)產(chǎn)生1個(gè)進(jìn)位脈沖，即逢十進(jìn)一。74LS160是一個(gè)8421BCD同步十進(jìn)制計(jì)數(shù)器。其引腳結(jié)構(gòu)與前面介紹的74161相同，區(qū)別在于當(dāng)時(shí)，74LS160按十進(jìn)制規(guī)律計(jì)數(shù)，從0000計(jì)到1001，當(dāng)電路處于1001狀態(tài)時(shí)，進(jìn)位端C=1。74LS160的簡(jiǎn)易圖形符號(hào)如圖5-63所示，其功能表如表5-35所示。圖5-6374160的簡(jiǎn)易圖形符號(hào)

74LS290是應(yīng)用較廣的一種十進(jìn)制計(jì)數(shù)器，它由二進(jìn)制計(jì)數(shù)器和五進(jìn)制計(jì)數(shù)器兩部分構(gòu)成。除了供電電源共用外，兩部分是相互獨(dú)立的。74LS290的簡(jiǎn)易圖形符號(hào)如圖5-64所示。其中，、為異步置0輸入端，、為異步置9輸入端。圖5-6474LS290的簡(jiǎn)易圖形符號(hào)74LS290有以下幾種工作模式：（1）二進(jìn)制計(jì)數(shù)器：以為計(jì)數(shù)脈沖輸入端，為計(jì)數(shù)輸出端。（2）五進(jìn)制計(jì)數(shù)器：以為計(jì)數(shù)脈沖輸入端，、、為計(jì)數(shù)輸出端。（3）8421碼十進(jìn)制計(jì)數(shù)器：以為計(jì)數(shù)脈沖輸入端，與相連，、、、為計(jì)數(shù)輸出端。（4）5421碼十進(jìn)制計(jì)數(shù)器：以為計(jì)數(shù)脈沖輸入端，與相連，、、、為計(jì)數(shù)輸出端。因此，74LS290又叫做二-五-十進(jìn)制計(jì)數(shù)器。74LS290的功能表如表5-36所示。由表5-36可見(jiàn)，74LS290具有以下功能：（1）異步置0。當(dāng)=1，=0時(shí)，74LS290異步置0，即輸出為0000。（2）異步置9。當(dāng)=0，=1時(shí)，74LS290異步置9，即輸出為1001。（3）計(jì)數(shù)功能。當(dāng)=0，=0時(shí)，74LS290在計(jì)數(shù)脈沖下降沿作用下進(jìn)行計(jì)數(shù)。3.任意進(jìn)制計(jì)數(shù)器由于常見(jiàn)的集成計(jì)數(shù)器一般都是二進(jìn)制、十進(jìn)制等幾種類(lèi)型，而不同場(chǎng)合可能需要其他類(lèi)型的計(jì)數(shù)器，例如電子鐘上就需要十二進(jìn)制、二十四進(jìn)制、六十進(jìn)制的計(jì)數(shù)器。若要構(gòu)成其他任意進(jìn)制計(jì)數(shù)器，只能利用已有的計(jì)數(shù)器類(lèi)型，并增加外電路構(gòu)成。假定已有N進(jìn)制計(jì)數(shù)器，要得到M進(jìn)制計(jì)數(shù)器，有以下兩種可能情況。1）M<N的情況當(dāng)M<N時(shí)，需要設(shè)法讓N進(jìn)制計(jì)數(shù)器自動(dòng)跳過(guò)N-M個(gè)狀態(tài)，就可以得到所需的M進(jìn)制計(jì)數(shù)器。實(shí)現(xiàn)這種自動(dòng)跳躍的方法有置零法（或稱(chēng)復(fù)位法）和置數(shù)法（或稱(chēng)置位法）兩種。（1）置零法置零法適用于具有置零輸入端的計(jì)數(shù)器。如果已有的N進(jìn)制計(jì)數(shù)器具有異步置零輸入端，則采用置零法得到M進(jìn)制計(jì)數(shù)器的方法是：N進(jìn)制計(jì)數(shù)器從全0的狀態(tài)開(kāi)始計(jì)數(shù)并接收了M個(gè)計(jì)數(shù)脈沖后，電路進(jìn)入狀態(tài)。如果將狀態(tài)譯碼產(chǎn)生一個(gè)置零信號(hào)加到異步置零輸入端，則計(jì)數(shù)器將立即返回狀態(tài)。由于電路進(jìn)入狀態(tài)后立即被置成S0狀態(tài)，使?fàn)顟B(tài)僅在極短的瞬間出現(xiàn)，所以在穩(wěn)定的有效循環(huán)中不應(yīng)包括狀態(tài)。這樣就實(shí)現(xiàn)了自動(dòng)跳過(guò)N-M個(gè)狀態(tài)而得到所需的M進(jìn)制計(jì)數(shù)器。如果已有的N進(jìn)制計(jì)數(shù)器具有同步置零輸入端，由于置零信號(hào)到來(lái)后，必須要等到下一個(gè)時(shí)鐘信號(hào)到達(dá)后才能將計(jì)數(shù)器置零，這時(shí)要得到M進(jìn)制計(jì)數(shù)器就必須將狀態(tài)譯碼輸出置零信號(hào)，所以狀態(tài)應(yīng)包含在M進(jìn)制計(jì)數(shù)器的穩(wěn)定狀態(tài)循環(huán)中。圖5-65是置零法原理示意圖。圖5-65置零法獲得任意進(jìn)制的方法例5-15試采用置零法將74LS161和74LS163分別接成七進(jìn)制計(jì)數(shù)器。解：七進(jìn)制計(jì)數(shù)器的有效循環(huán)狀態(tài)為0000→0001→……→0110→0000。74LS161具有異步置零輸入端，需要選取輸出狀態(tài)0111經(jīng)譯碼產(chǎn)生置零信號(hào)加到74LS161的異步置零輸入端即可，如圖5-66所示。將、、接到“與非”門(mén)的輸入端，的輸出端與74LS161的異步置零輸入端相連。當(dāng)74LS161進(jìn)入狀態(tài)=0111時(shí)，門(mén)輸出低電平，74LS161異步置零。0111狀態(tài)僅在極短的瞬間出現(xiàn)，在穩(wěn)定的有效循環(huán)中不包括0111狀態(tài)，也不能用此狀態(tài)產(chǎn)生進(jìn)位信號(hào)，故進(jìn)位信號(hào)是從0110狀態(tài)產(chǎn)生的。圖5-66用置零法將74LS161接成七進(jìn)制計(jì)數(shù)器

74LS163具有同步置零輸入端，需要選取輸出狀態(tài)0110經(jīng)譯碼產(chǎn)生置零信號(hào)加到74LS163的同步置零輸入端即可，如圖5-67所示。將、接到“與非”門(mén)的輸入端，的輸出端與74LS163的同步置零輸入端相連。當(dāng)74LS163進(jìn)入狀態(tài)=0110時(shí)，“與非”門(mén)輸出低電平，經(jīng)反相后產(chǎn)生進(jìn)位信號(hào)C。此時(shí)74LS163不會(huì)被立即置零，必須在下一個(gè)時(shí)鐘脈沖到來(lái)時(shí)才置零，故在穩(wěn)定的有效循環(huán)中應(yīng)包括0110狀態(tài)。圖5-67用置零法將74LS163接成七進(jìn)制計(jì)數(shù)器（2）置數(shù)法置數(shù)法適用于具有預(yù)置數(shù)功能的計(jì)數(shù)器。置數(shù)法是通過(guò)給計(jì)數(shù)器重復(fù)置入某個(gè)數(shù)值的方法跳過(guò)N-M個(gè)狀態(tài)，從而獲得M進(jìn)制計(jì)數(shù)器。置數(shù)操作可以在電路的任一狀態(tài)下進(jìn)行。具體方法是：使N進(jìn)制計(jì)數(shù)器從預(yù)置狀態(tài)開(kāi)始計(jì)數(shù)，在計(jì)滿M個(gè)狀態(tài)時(shí)，產(chǎn)生一個(gè)置數(shù)控制信號(hào)加到預(yù)置數(shù)端進(jìn)行置數(shù)，使計(jì)數(shù)器跳過(guò)N-M個(gè)狀態(tài)獲得M進(jìn)制計(jì)數(shù)器。對(duì)于同步預(yù)置數(shù)計(jì)數(shù)器，若預(yù)