集成電路工藝課件

集成電路工藝信息學院電子科學與技術(shù)參考書：C.Y.Chang,S.M.Sze,“ULSITechnology”王陽元等,“集成電路工藝原理”M.Quirk,J.Serda,“半導(dǎo)體制造技術(shù)”成績計算：平時成績（出勤、作業(yè)、小測驗）20％＋期終考試80％請假需有輔導(dǎo)員簽名！補交作業(yè)，抄襲,扣分！！本門課程共分幾大塊來介紹：一、緒論主要介紹微電子器件工藝的發(fā)展歷史，集成電路的發(fā)展歷史及工藝實例。二、硅的晶體結(jié)構(gòu)主要介紹硅晶體的特點，晶向，晶面，缺陷，雜質(zhì)等等。三、熱處理及離子注入氧化，擴散，離子注入工藝四、薄膜工藝物理氣相淀積，化學氣相淀積，外延工藝五、圖形轉(zhuǎn)移工藝光刻與刻蝕六、工藝集成金屬化與多層互連，工藝集成七、后工藝，測試減薄，蒸金，劃片，燒結(jié)，鍵合，封裝，測試集成電路工藝分幾大塊技術(shù)：圖形轉(zhuǎn)移：將設(shè)計在掩膜版(類似于照相底片)上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上

光刻：接觸光刻、接近光刻、投影光刻、電子束光刻等

刻蝕：干法刻蝕、濕法刻蝕摻雜：根據(jù)設(shè)計的需要，將適量的各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等

離子注入：退火

擴散：制膜：制作各種材料的薄膜

氧化：干氧氧化、濕氧氧化等

CVD：APCVD、LPCVD、PECVD

PVD：蒸發(fā)、濺射Chap0緒論Chap1硅的晶體結(jié)構(gòu)Chap2氧化Chap3擴散工藝Chap4離子注入工藝Chap5物理氣相沉積Chap6化學氣相淀積Chap7外延Chap8光刻與刻蝕工藝Chap9金屬化與多層互連Chap10工藝集成Chap11后工藝Chap12器件的可靠性測試

集成電路制備主要工藝及設(shè)備

1.晶片制備2.前道工藝

3.后道工藝1.晶片制備

1.1單晶拉伸：在適當?shù)臏囟认?，將特制的籽晶與熔化于坩堝內(nèi)的高純多晶材料相接觸，在籽晶與坩堝相對旋轉(zhuǎn)的同時，按一定速度向上提拉籽晶，使熔體不斷沿籽晶晶向結(jié)晶，直接拉制成單晶。

相關(guān)設(shè)備>>單晶爐1.2切片：將半導(dǎo)體單晶按所需晶向切割成指定厚度的薄片

相關(guān)設(shè)備>>內(nèi)圓切片機多刀切割機1.3倒角：由于剛切下來的晶片外邊緣很鋒利，硅單晶又是脆性材料，為避免邊角崩裂影響晶片強度、破壞晶片表面光潔和對后工序帶來污染顆粒，必須用專用的設(shè)備自動修整晶片邊緣形狀和外徑尺寸。

相關(guān)設(shè)備>>倒角機

1.4拋光：利用拋光劑對研磨后的晶片進行物理、化學的表面加工，以獲取無晶格損傷的高潔凈度、高平整度的鏡面晶片。

相關(guān)設(shè)備>>單/雙面拋光機單/多頭拋光機1.5清洗：合理的清洗是保證硅片表面質(zhì)量的重要條件。在晶片制備過程中需要多次清洗，以去除殘留在晶片表面或邊緣的廢屑等。

相關(guān)設(shè)備>>清洗機沖洗甩干機

2.前道工藝

2.1外延：在單晶襯底晶片上生長一層具有與基片不同電子特性的薄硅層。

相關(guān)設(shè)備>>外延爐2.2氧化：在高溫下，氧和水蒸氣跟硅表面起化學作用，形成薄厚均勻的硅氧化層。

相關(guān)設(shè)備>>氧化爐

2.3化化學汽汽相淀積積（CVD）：：使一種種或數(shù)種種物質(zhì)的的氣體以以某種方方式激活活后，在在襯底表表面發(fā)生生化學反反應(yīng)，并并淀積所所需固體體薄膜。。相相關(guān)設(shè)設(shè)備>>CVD設(shè)備2.4濺濺射：：正離子子受強電電場加速速，形成成高能量量的離子子流轟擊擊靶材，，當離子子的動能能超過靶靶原子的的結(jié)合能能時，靶靶表面的的原子就就脫離表表面，濺濺射到對對面的陽陽極上，，淀積成成薄膜。。相相關(guān)設(shè)設(shè)備>>濺射臺臺2.5光光刻：：將掩模模圖形轉(zhuǎn)轉(zhuǎn)印到涂涂有光刻刻膠的襯襯底晶片片上。對對準和曝曝光是光光刻工藝藝中最關(guān)關(guān)鍵的工工序相相關(guān)設(shè)設(shè)備>>接觸/接近式式曝光機機分步步投影曝曝光機2.6刻刻蝕：：活性氣氣體可使使曝光區(qū)區(qū)，在晶晶片表面面建立幾幾何圖形形。相相關(guān)設(shè)設(shè)備>>刻蝕機機2.7離離子注注入：先先使待摻摻雜的原原子電離離，再加加速到一一定能量量使之““注入””到晶體體中，經(jīng)經(jīng)過退火火使雜質(zhì)質(zhì)激活，，達到摻摻雜目的的。相相關(guān)設(shè)設(shè)備>>離子注注入機3.后后道工藝藝3.1探探針測測試：對對晶圓上上的每個個電路進進行電性性能測試試及特性性測試。。相相關(guān)設(shè)設(shè)備>>探針測測試臺3.2劃劃片：：將具有有集成電電路管芯芯的圓片片用金剛剛砂刃具具、激光光束等方方法分割割成單獨獨的管芯芯以便封封裝。相相關(guān)關(guān)設(shè)備>>砂輪輪劃片機機3.3粘片片：把集成電電路芯片用銀銀漿、銀玻璃璃、低溫焊料料或共晶焊料料裝配到塑料料封裝的引線線框架或陶瓷瓷封裝外殼底底座上。相相關(guān)關(guān)設(shè)備>>粘粘片機3.4引線線鍵合：用金金引線把集成成電路管芯上上的壓焊點與與外殼或引線線框架上的外外引線內(nèi)引出出端通過鍵合合連接起來。。相相關(guān)關(guān)設(shè)備>>引引線鍵合機3.5封裝裝：密封組件件用作機械和和外界保護。。為保證封裝裝質(zhì)量，管殼殼必須具有良良好的氣密性性、足夠的機機械強度、良良好的電氣性性能和熱性能能。相相關(guān)設(shè)備>>塑封壓機切切筋打彎機機打標機3.6終測測：又叫成品品測試，目的的是確保IC能滿足最低低電氣規(guī)范化化要求，并按按不同要求分分類，統(tǒng)計出出分類結(jié)果和和不同參數(shù)分分布，供質(zhì)量量和生產(chǎn)部門門參考。相相關(guān)設(shè)設(shè)備>>數(shù)字字集成電路測測試系Chap0緒緒論微電子科學學是在固體體物理、微微電子器件件工藝和電電子學三者者的基礎(chǔ)上上發(fā)展起來來的一門新新的學科。。近幾年來來，它發(fā)展展迅速，主主要歸功于于微電子器器件工藝（（即半導(dǎo)體體工藝）的的迅速發(fā)展展。大規(guī)模模集成電路路和超大規(guī)規(guī)模集成電電路的誕生生和發(fā)展,是微電子子器件發(fā)展展的里程碑碑。0．1微微電子器件件工藝的發(fā)發(fā)展歷史大致分為三三個階段：1.生長法法：在20世紀紀30、40年代，，經(jīng)過對半半導(dǎo)體材料料的性質(zhì)及及特點的深深入研究和和長時間的的實踐和探探索，開始始利用鍺、、硅晶體制制造P-N結(jié)。剛開開始方法較較為原始，，它是在拉拉制鍺、硅硅單晶體的的過程中實實現(xiàn)的。以鍺單晶為為例，由于于熔化的晶晶體的導(dǎo)電電類型為N型（或P型），在在拉制過程程中，某一一時刻突然然改變摻雜雜濃度，如如放入某種種受主雜質(zhì)質(zhì)（或施主主雜質(zhì)），，這樣已拉拉制好的單單晶，先頭頭部分為N型（或P型），而而后一部分分就成為P型(或N型),然然后將鍺單單晶切成小小片,在P型和N型型交界面處處就形成了了一個P-N結(jié),這這就是晶體體二極管。。生長長結(jié)結(jié)晶晶體體管管2.合金金法法：到了了20世世紀紀50年年代代，，采采用用合合金金法法制制造造PN結(jié)結(jié)。。它它是是將將一一個個受受主主雜雜質(zhì)質(zhì)（（施施主主雜雜質(zhì)質(zhì)））的的小小球球，，放放在在一一塊塊N型型（（P型型））鍺鍺晶晶片片上上，，然然后后，，將將它它們們一一起起放放在在高高溫溫下下加加熱熱，，使使小小球球熔熔化化，，以以合合金金方方式式浸浸入入到到鍺鍺晶晶體體中中，，當當晶晶片片完完全全冷冷卻卻后后，，小小球球上上制制成成了了合合金金二二極極管管或或合合金金三三極極管管。。3.擴散法：上述兩種制備備PN結(jié)的方方法，雖然工工藝十分簡單單，但是基區(qū)區(qū)很難制的很很薄,直接影影響了晶體管管的特性。因因此，經(jīng)過探探索研究，找找到了一種更更好的方法，，這就是擴散散法。用這種種方法可以把把基區(qū)制得十十分薄，而且且電阻率可以以不均勻，這這樣晶體管的的電學特性就就大大提高了了。擴散法是是在硅平面工工藝基礎(chǔ)上發(fā)發(fā)展起來的。。合金結(jié)晶體管管擴散平面工藝發(fā)明明人：JeanHoerni－－－Fairchild1958-1960:氧化p－n結(jié)隔離離Al的蒸發(fā)……擴散光刻氧化掩蔽平面工藝基本本光刻步驟光刻膠掩膜版應(yīng)用平面工藝藝可以實現(xiàn)多多個器件的集集成因為在在硅片片上用用熱生生長氧氧化法法能生生長出出具有有優(yōu)良良電絕絕緣性性能，，又能能掩蔽蔽雜質(zhì)質(zhì)擴散散的二二氧化化硅層層。此此后，，光刻刻技術(shù)術(shù)，薄薄膜蒸蒸發(fā)技技術(shù)又又先后后被引引進到到半導(dǎo)導(dǎo)體器器件制制造中中來。。這樣樣，氧氧化、、擴散散、光光刻、、外延延等技技術(shù)相相結(jié)合合，導(dǎo)導(dǎo)致硅硅平面面工藝藝技術(shù)術(shù)突飛飛猛進進的發(fā)發(fā)展。。用擴擴散法法制造造的硅硅晶體體管，，其頻頻率、、功率率、飽飽和壓壓降和和表面面噪聲聲等性性能以以及器器件的的穩(wěn)定定性、、可靠靠性，，大大大超過過了鍺鍺器件件，這這為集集成電電路制制造技技術(shù)奠奠定了了基礎(chǔ)礎(chǔ)。把電路所需需要的晶體體管、二極極管、電阻阻器和電容容器等元件件用一定工工藝方式制制作在一小小塊硅片、、玻璃或陶陶瓷襯底上上，再用適適當?shù)墓に囁囘M行互連連，然后封封裝在一個個管殼內(nèi)，，使整個電電路的體積積大大縮小小，引出線線和焊接點點的數(shù)目也也大為減少少。集成的的設(shè)想出現(xiàn)現(xiàn)在50年年代末和60年代初初，是采用用硅平面技技術(shù)和薄薄膜與厚厚膜技術(shù)術(shù)來實現(xiàn)的的。電子集成成技術(shù)按按工藝方方法分為為以硅平平面工藝藝為基礎(chǔ)礎(chǔ)的單片集成成電路、以薄膜膜技術(shù)為為基礎(chǔ)的的薄膜集成成電路和以絲網(wǎng)網(wǎng)印刷技技術(shù)為基基礎(chǔ)的厚膜集成成電路。比較較單片集成成電路和和薄膜與與厚膜集集成電路路這三種種工藝方方式各有有特點，，可以互互相補充充。通用用電路和和標準電電路的數(shù)數(shù)量大，，可采用用單片集集成電路路。需要要量少的的或是非非標準電電路，一一般選用用混合工工藝方式式，也就就是采用用標準化化的單片片集成電電路，加加上有源源和無源源元件的的混合集集成電路路。厚膜、薄薄膜集成成電路在在某些應(yīng)應(yīng)用中是是互相交交叉的。。厚膜工工藝所用用工藝設(shè)設(shè)備比較較簡易，，電路設(shè)設(shè)計靈生生產(chǎn)周期期短，散散熱良好好，所以以在高壓壓、大功功率和無無源元件件公差要要求不太太苛刻的的電路中中使用較較為廣泛泛。另外外，由于于厚膜電電路在工工藝制造造上容易易實現(xiàn)多多層布線線，在超超出單片片集成電電路能力力所及的的較復(fù)雜雜的應(yīng)用用方面，，可將大大規(guī)模集集成電路路芯片組組裝成超超大規(guī)模模集成電電路，也也可將單單功能或或多功能能單片集集成電路路芯片組組裝成多多功能的的部件甚甚至小的的整機。。單片集成電路路除向更高集集成度發(fā)展外外，也正在向向著大功率、、線性、高頻頻電路和模擬擬電路方面發(fā)發(fā)展。不過,在微波集成電路路、較大功率集集成電路方面面，薄膜、厚厚膜混合集成成電路還具有有優(yōu)越性。在在具體的選用用上，往往將將各類單片集集成電路和厚厚膜、薄膜集集成工藝結(jié)合合在一起，特特別如精密電電阻網(wǎng)絡(luò)和阻阻容網(wǎng)絡(luò)基片片粘貼于由厚厚膜電阻和導(dǎo)導(dǎo)帶組裝成的的基片上，裝裝成一個復(fù)雜雜的完整的電電路。必要時時甚至可配接接上個別超小小型元件，組組成部件或整整機。0．2集成成電路的發(fā)展展歷史隨著硅平面工工藝技術(shù)的不不斷完善和發(fā)發(fā)展，到1958年，誕誕生了第一塊塊集成電路，，也就是小規(guī)規(guī)模集成電路路（SSI））；到了20世紀60年年代中期，出出現(xiàn)了中規(guī)模模集成電路(MSI)；；20世紀70年代前期期又出現(xiàn)了大大規(guī)模集成電電路（LSI）；20世世紀70年代代后期又出現(xiàn)現(xiàn)了超大規(guī)模模集成電路（（VLSI））；到了20世紀90年年代就出現(xiàn)了了特大規(guī)模集集成電路（ULSI）。?？梢哉f集成成電路的集成成度幾乎以每每年翻一番的的速度高速發(fā)發(fā)展。SSI

(小小型集成電路路)，晶體管管數(shù)

10~100，門門數(shù)<10??

MSI

(中型型集成電路)，晶體管數(shù)數(shù)

100~1,000，10<門門數(shù)<100

?LSI

(大大規(guī)模集成電電路)，晶體體管數(shù)

1,000~100,000，門數(shù)>100??

VLSI

(超大規(guī)規(guī)模集成電路路)，晶體管管數(shù)

100,000~

1,000,000ULSI(特特大規(guī)規(guī)模集集成電電路)，，晶體體管數(shù)數(shù)>1,000,000GSI(極大大規(guī)模模集成成電路路)，，晶晶體管管數(shù)>109SoC－－－system-on-a-chip/SIP－－－systeminpackagingVLSI集成電電路的的制作作可以以分成成三個個階段段：①硅晶晶圓片片的制制作；；②集集成電電路的的制作作；③③集成成電路路的封封裝。目前，，硅晶晶圓片片（wafer）是是以8in（直直徑200mm）為為主，，集成成電路路的設(shè)設(shè)計與與制造造的最最小線線寬約約為0.25~0.18μm。平平均而而言，，每一一個8in硅晶晶圓片片上要要制作作200-300個個芯片片面積積在2cm2左右的的集成成電路路。集成電電路的的制造造工藝藝流程程十分分復(fù)雜雜，而而且不不同的的種類類、不不同的的功能能、不不同的的結(jié)構(gòu)構(gòu)的集集成電電路，，其制制造的的工藝藝流程程也不不相同同。人人們通通常以以最小線線寬（（或稱稱特征征尺寸寸）、、硅晶晶圓片片的直直徑和和動態(tài)態(tài)隨機機存儲儲器的的容量量，來評評價集集成電電路制制造工工藝的的發(fā)展展水平平。在表0-1中列列出了了從1995年年到2010年年集成成電路路的發(fā)發(fā)展情情況和和展望望。年代199519982001200420072010特征尺寸/μm0.350.250.180.130.100.07DRAM容量/bit64M256M1G4G16G64G微處理器尺寸/mm2250300360430520620DRAM尺寸/mm21902804206409601400邏輯電路晶體管密度（晶體管數(shù)）/個4M7M13M25M50M90M高速緩沖器（bit/cm2）2M6M20M50M100M300M最大硅晶圓片直徑/mm200200300300400400等比例例縮小小原則則Scalingdown由歐洲洲電子子器件件制造造協(xié)會會（EECA））、歐歐洲半半導(dǎo)體體工業(yè)業(yè)協(xié)會會（ESIA））、日日本電電子和和信息息技術(shù)術(shù)工業(yè)業(yè)協(xié)會會（JEITA）、、韓國國半導(dǎo)導(dǎo)體工工業(yè)協(xié)協(xié)會（（KSIA）、、臺灣灣半導(dǎo)導(dǎo)體工工業(yè)協(xié)協(xié)會（（TSIA）和和半導(dǎo)導(dǎo)體工工業(yè)協(xié)協(xié)會（（SIA））合作作完成成。器件尺尺寸下下降，，芯片片尺寸寸增加加互連層層數(shù)增增加掩膜版版數(shù)量量增加加工作電電壓下下降ITRS——InternationalTechnologyRoadmapforSemiconductors預(yù)言硅硅主導(dǎo)導(dǎo)的IC技技術(shù)藍藍圖器件幾幾何尺尺寸：：Lg，Wg，tox，xj→××1/k襯底底摻摻雜雜濃濃度度N→××k電壓壓Vdd→××1/k?器件件速速度度→××k芯片片密密度度→×k2器件件的的等等比比例例縮縮小小原原則則Constant-fieldScaling-downPrinciplek≈1.4集成成電電路路的的技技術(shù)術(shù)發(fā)發(fā)展展趨趨勢勢，，是是向向較大大的硅硅圓圓晶晶片片及及較小小的特特征征尺尺寸寸方方向向發(fā)發(fā)展展。。這這樣樣，，可可以以在在其其體體積積不不變變的的情情況況下下，，不不斷斷增增強強集集成成電電路路的的功功能能，，降降低低使使用用的的成成本本。。但但從從另另一一方方面面看看，，為為了了減減小小特特征征尺尺寸寸，，在在工工藝藝及及設(shè)設(shè)備備上上的的研研究究和和制制造造方方面面所所花花費費的的成成本本，，也也越越來來越越高高。。一一般般講講要要制制造造一一個個可可制制造造的的64MBDRAM的的生生產(chǎn)產(chǎn)線線，，需需要要投投資資約約10億億美美元元。。集成電路路技術(shù)的的發(fā)展促促使集成成電路制制造設(shè)備備加工技技術(shù)的提提高，如如電子束束曝光、、軟X射射線曝光光、等離離子(或或反應(yīng)離離子)刻刻蝕、離離子注入入等一系系列微細細加工技技術(shù)和計計算機輔輔助工程程(CAE)、、包括計計算機輔輔助制造造(CAM)、、計算機機輔助測測試(CAT)及計算算機輔助助設(shè)計(CAD)等技技術(shù)也相相繼得到到提高。。同時,比如銅銅引線工工藝、低低K介質(zhì)質(zhì)材料等等新工藝藝也引起起人們研研究的興興趣。W.ShockleyJ.BardeenW.Brattain1stpointcontacttransistorin1947--byBellLab1956年諾貝貝爾物理理獎點接觸晶晶體管：：基片是是N型鍺鍺，發(fā)射射極和集集電極是是兩根金金屬絲。。這兩根根金屬絲絲尖端很很細，靠靠得很近近地壓在在基片上上。金屬屬絲間的的距離：：~50μm1948年W.Shockley提提出結(jié)型型晶體管管概念1950年第第一只NPN結(jié)結(jié)型晶體體管集成電路路50年年變遷：：芯片制制造商達達到空前前水平據(jù)美國《《連線》》雜志報報道，1958年，美美國德州州儀器公公司展示示了全球球第一塊塊集成電電路板，，這標志志著世界界從此進進入到了了集成電電路的時時代。集集成電路路具有體體積小、、重量輕輕、壽命命長和可可靠性高高等優(yōu)點點，同時時成本也也相對低低廉，便便于進行行大規(guī)模模生產(chǎn)。。在近50年年的時時間里里，集集成電電路已已經(jīng)廣廣泛應(yīng)應(yīng)用于于工業(yè)業(yè)、軍軍事、、通訊訊和遙遙控等等各個個領(lǐng)域域。用用集成成電路路來裝裝配電電子設(shè)設(shè)備，，其裝裝配密密度相相比晶晶體管管可以以提高高幾十十倍至至幾千千倍，，設(shè)備備的穩(wěn)穩(wěn)定工工作時時間也也可以以大大大提高高。以下為為集成成電路路50年來來的簡簡要發(fā)發(fā)展和和應(yīng)用用情況況：1、第第一塊塊集成成電路路板幾根零零亂的的電線線將五五個電電子元元件連連接在在一起起，就就形成成了歷歷史上上第一一個集集成電電路。。雖然然它看看起來來并不不美觀觀，但但事實實證明明，其其工作作效能能要比比使用用離散散的部部件要要高得得多。。歷史史上第第一個個集成成電路路出自自杰克克-基基爾比比之手手。當當時，，晶體體管的的發(fā)明明彌補補了電電子管管的不不足，，但工工程師師們很很快又又遇到到了新新的麻麻煩。。為了了制作作和使使用電電子電電路，，工程程師不不得不不親自自手工工組裝裝和連連接各各種分分立元元件，，如晶晶體管管、二二極管管、電電容器器等。。很明明顯，，這種種做法法是不不切實實際的的。于于是，，基爾爾比提提出了了集成成電路路的設(shè)設(shè)計方方案。。第一塊塊單片片IC2、半半導(dǎo)體體設(shè)備備與鉛鉛結(jié)構(gòu)構(gòu)模型型其實，，在20世世紀50年年代，，許多多工程程師都都想到到了這這種集集成電電路的的概念念。美美國仙仙童公公司聯(lián)聯(lián)合創(chuàng)創(chuàng)始人人羅伯伯特-諾伊伊斯就就是其其中之之一。。在基基爾比比研制制出第第一塊塊可使使用的的集成成電路路后，，諾伊伊斯提提出了了一種種“半半導(dǎo)體體設(shè)備備與鉛鉛結(jié)構(gòu)構(gòu)”模模型。。1960年，，仙童童公司司制造造出第第一塊塊可以以實際際使用用的單單片集集成電電路。。諾伊伊斯的的方案案最終終成為為集成成電路路大規(guī)規(guī)模生生產(chǎn)中中的實實用技技術(shù)。。基爾爾比和和諾伊伊斯都都被授授予““美國國國家家科學學獎?wù)抡隆薄?。他們們被公公認為為集成成電路路共同同發(fā)明明者。。3、分分子電電子計計算機機雖然集集成電電路優(yōu)優(yōu)點明明顯，，但仍仍然有有很長長時間間沒有有在工工業(yè)部部門得得到實實際應(yīng)應(yīng)用。。相反反，它它卻首首先引引起了了軍事事及政政府部部門的的興趣趣。1961年年，德德州儀儀器為為美國國空軍軍研發(fā)發(fā)出第第一個個基于于集成成電路路的計計算機機，即即所謂謂的““分子子電子子計算算機””。美美國宇宇航局局也開開始對對該技技術(shù)表表示了了極大大興趣趣。當當時，，“阿阿波羅羅導(dǎo)航航計算算機””和““星際際監(jiān)視視探測測器””都采采用了了集成成電路路技術(shù)術(shù)。4、集集成電電路應(yīng)應(yīng)用于于導(dǎo)彈彈制導(dǎo)導(dǎo)系統(tǒng)統(tǒng)1962年年，德德州儀儀器為為“民民兵-I””型和和“民民兵-II”型型導(dǎo)彈彈制導(dǎo)導(dǎo)系統(tǒng)統(tǒng)研制制22套集集成電電路。。這不不僅是是集成成電路路第一一次在在導(dǎo)彈彈制導(dǎo)導(dǎo)系統(tǒng)統(tǒng)中使使用，，而且且是電電晶體體技術(shù)術(shù)在軍軍事領(lǐng)領(lǐng)域的的首次次運用用。到到1965年，，美國國空軍軍已超超越美美國宇宇航局局，成成為世世界上上最大大的集集成電電路消消費者者。5、戈戈登-摩爾爾提出出摩爾爾定律律英特爾爾公司司的聯(lián)聯(lián)合創(chuàng)創(chuàng)始人人之一一戈登登-摩摩爾也也在集集成電電路的的早期期發(fā)展展進程程中扮扮演著著重要要的角角色。。早在在1965年，，摩爾爾就曾曾對集集成電電路的的未來來作出出預(yù)測測。他他推算算，到到1975年每每塊芯芯片上上集成成的電電子元元件數(shù)數(shù)量將將達到到65000個個。而而實際際上，，每過過12個月月芯片片上集集成的的電子子元件件數(shù)量量都會會翻一一番。。這就就是現(xiàn)現(xiàn)在我我們所所了解解的計計算機機“摩摩爾定定律””。摩爾定定律（（Moore’’sLaw)技術(shù)節(jié)節(jié)點特征尺尺寸DRAM硅集成成電路路二年年（或或二到到三年年）為為一代代，集集成度度翻一一番，，工藝藝線寬寬約縮縮小30%，芯芯片面面積約約增1.5倍，，IC工作作速度度提高高1.5倍倍6、““Busicom141-PF”計計算機機在20世紀紀60年代代，計計算機機通常常都是是笨重重的龐龐然大大物。。集成成電路路的出出現(xiàn)改改變了了計算算機這這一形形象。。1969年，，英特特爾公公司為為日本本計算算機公公司最最新研研發(fā)的的“Busicom141-PF””計算算機設(shè)設(shè)計12塊塊芯片片。但但英特特爾公公司的的工程程師泰泰德-霍夫夫等人人卻根根據(jù)日日本公公司的的需求求提出出了另另一套套設(shè)計計方案案。于于是誕誕生了了歷史史上第第一個個微處處理器器--4004。7、英英特爾爾4004微處處理器器隨著歷歷史的的前進進，集集成電電路早早已讓讓路于于微處處理器器。英英特爾爾公司司的4004微微處理理器雖雖然并并不是是首個個商業(yè)業(yè)化的的微處處理器器，但但卻是是第一一個在在公開開市場場上出出售的的計算算機元元件。。據(jù)霍霍夫介介紹，，4004微處處理器器的計計算能能力其其實并并不輸輸于世世界上上第一一臺計計算機機ENIAC(電子子數(shù)字字積分分計算算機)，但但卻比比ENIAC小小得多多。ENIAC使用用了18000個真真空管管，占占據(jù)了了整個個房間間。8、““普爾爾薩””數(shù)字字手表表繼便攜攜式計計算器器和數(shù)數(shù)字手手表之之后，，集成成電路路的下下一個個主要要商業(yè)業(yè)應(yīng)用用也許許就是是“手手腕計計算機機”。?！癕icroma”液液晶數(shù)數(shù)字表表是應(yīng)應(yīng)用““系統(tǒng)統(tǒng)芯片片”技技術(shù)的的首款款產(chǎn)品品。漢漢米爾爾頓公公司推推出的的“普普爾薩薩”是是世界界上第第一只只數(shù)字字手表表。1970年年，普普爾薩薩剛剛剛上市市時售售價為為2100美元元。9、集集成電電路工工藝突突飛猛猛進如今，，芯片片制造造商(如英英特爾爾、AMD等公公司)生產(chǎn)產(chǎn)的芯芯片上上所集集成的的晶體體管數(shù)數(shù)量已已達到到了空空前的的水平平，而而且每每個晶晶體管管的體體積變變得非非常微微小。。比如如，一一個針針尖上上可以以容納納3000萬個個45毫微微米大大小的的晶體體管。。此外外，現(xiàn)現(xiàn)在的的處理理器上上單個個晶體體管的的價格格僅僅僅是1968年年晶體體管價價格的的百萬萬分之之一。。ExplosiveGrowthofComputingPowerPentiumIV1sttransistor19471stelectroniccomputerENIAC(1946)VacuumTuber1stcomputer(1832)MacroelectronicsMicroelectronicsNanoelectronics2003Itanium2?19714004??2001PentiumIV??1989386??2300134000410M42M1991486??1.2Mtransistor/chip10μμm1μμm0.1μμmtransistorsizeHumanhairRedbloodcellBacteriaVirusNocompletetechnologicalsolutionavailable!!!PhysicalgatelengthinnmYearGateSourceDrainsilicidemetalmetalchannelgateoxideWearehere.ITRS,theInternationalTechnologyRoadmapforSemiconductors:SourceDrain1.世界集集成電路的的發(fā)展歷史史

1947年：：貝爾實驗驗室肖克萊萊等人發(fā)明明了晶體管管，這是微微電子技術(shù)術(shù)發(fā)展中第第一個里程程碑；1950年年：結(jié)型晶晶體管誕生生；

1950年：：ROhl和肖肖特萊發(fā)明明了離子注注入工藝；；

1951年：場場效應(yīng)晶體體管發(fā)明；；1956年年：CSFuller發(fā)發(fā)明了擴散散工藝；1958年：仙童童公司RobertNoyce與德德儀公司基基爾比間隔隔數(shù)月分別別發(fā)明了集集成電路，，開創(chuàng)了世世界微電子子學的歷史史；1960年年：HHLoor和ECastellani發(fā)明明了光刻工工藝；1962年年：美國RCA公司司研制出MOS場效效應(yīng)晶體管管；1963年年：F.M.Wanlass和C.T.Sah首次提出出CMOS技術(shù)，今今天，95%以上的的集成電路路芯片都是是基于CMOS工藝藝；1964年年：Intel摩爾爾提出摩爾爾定律，預(yù)預(yù)測晶體管管集成度將將會每18個月增加加1倍；1966年：美國國RCA公公司研制出出CMOS集成電路路，并研制制出第一塊塊門陣列（（50門））；

1967年：：應(yīng)用材料料公司（AppliedMaterials）成立，，現(xiàn)已成為為全球最大大的半導(dǎo)體體設(shè)備制造造公司；1971年：Intel推推出1kb動態(tài)隨機機存儲器（（DRAM），標志志著大規(guī)模模集成電路路出現(xiàn)；1971年年：全球第第一個微處處理器4004由Intel公司推出出，采用的的是MOS工藝，這這是一個里里程碑式的的發(fā)明；1974年：RCA公司推推出第一個個CMOS微處理器器1802；

1976年：：16kbDRAM和4kbSRAM問世世；

1978年：：64kb動態(tài)隨機機存儲器誕誕生，不足足0.5平平方厘米的的硅片上集集成了14萬個晶體體管，標志志著超大規(guī)規(guī)模集成電電路（VLSI）時時代的來臨臨；

1979年：：Intel推出5MHz8088微處理器器，之后，，IBM基基于8088推出全全球第一臺臺PC；1981年年：256kbDRAM和和64kbCMOSSRAM問世世；

1984年：：日本宣布布推出1MbDRAM和256kbSRAM；1985年年：80386微處處理器問世世，20MHz；1988年：16MDRAM問世世，1平方方厘米大小小的硅片上上集成有3500萬萬個晶體管管，標志著著進入超大大規(guī)模集成成電路（ULSI））階段；1989年：1MbDRAM進入入市場；1989年：486微處理理器推出，，25MHz，1μμm工藝，，后來50MHz芯芯片采用0.8μμm工藝；；1992年年：64M位隨機存存儲器問世世；

1993年：：66MHz奔騰處處理器推出出,采用0.6μｍｍ工藝；1995年年:PentiumPro,133MHz，采用0.6-0.35μμｍ工藝；；

1997年：300MHz奔騰ⅡⅡ問世,采采用0.25μｍ工工藝；1999年年：奔騰ⅢⅢ問世，450MHz，采用用0.25μｍ工藝藝，后采用用0.18μm工藝藝；

2000年:1GbRAM投放市場場；

2000年：：奔騰4問問世，1.5GHz，采用0.18μμｍ工藝；；

2001年：Intel宣布2001年下下半年采用用0.13μｍ工藝藝。

2003年：：奔騰4E系列推推出，采用用90nm工藝。2005年年：intel酷酷睿2系列列上市，采采用65nm工藝。。2007年年：基于全全新45納納米High-K工工藝的intel酷酷睿2E7/E8/E9上上市。2009年年：intel酷睿睿i系列全全新推出，，創(chuàng)紀錄采采用了領(lǐng)先先的32納納米工藝2011年年：intelP127022納米米近日Intel布了了旗下未來來處理器生生產(chǎn)工藝藍藍圖，其中中首先將在在年底登場場的22nm工藝將將在多個工工廠實現(xiàn)量量產(chǎn)，而在在2013年出現(xiàn)14nm工工藝技術(shù)，，到2015年則會會有10nm工藝。。2013年年：P127214納米米2015年年：P127410納米2.我國集集成電路的的發(fā)展歷史史我國集成電電路產(chǎn)業(yè)誕誕生于六十十年代，共共經(jīng)歷了三三個發(fā)展階階段：1965年-1978年年：以計算算機和軍工工配套為目目標，以開開發(fā)邏輯電電路為主要要產(chǎn)品，，初步建立立集成電路路工業(yè)基礎(chǔ)礎(chǔ)及相關(guān)設(shè)設(shè)備、儀器器、材料的的配套條件件；1978年-1990年：：主要引進進美國二手手設(shè)備，改改善集成電電路裝備水水平，在““治散治亂亂”的同時時，以消費費類整機作作為配套重重點，較好好地解決了了彩電集成成電路的國國產(chǎn)化；1990年-2000年：以908工程程、909工程為重重點，以CAD為突突破口，抓抓好科技攻攻關(guān)和北方方科研開發(fā)發(fā)基地的建建設(shè)，為信信息產(chǎn)業(yè)服服務(wù)，集成成電路行業(yè)業(yè)取得了新新的發(fā)展。。中國華大大集成電路路設(shè)計中心心2001年年03月，，國務(wù)院第第300號號令頒布《《集成電路路布圖設(shè)計計保護條例例》，2001年10月1日日起施行；；2001年年09月，，國務(wù)院發(fā)發(fā)布國辦函函[2001]51號函，對對集成電路路產(chǎn)業(yè)政策策作了補充充和完善；；2002年年07月，，科技部批批復(fù)國家重重大科技專專項“超大大規(guī)模集成成電路和軟軟件（軟件件部分）””，該專項項正式啟動動；注釋：該軟軟件專項的的總體目標標為研制包包括系統(tǒng)軟軟件（操作作系統(tǒng)、數(shù)數(shù)據(jù)庫管理理軟件）、、中間件平平臺和重大大應(yīng)用軟件件在內(nèi)的中中國自主網(wǎng)網(wǎng)絡(luò)軟件核核心平臺。。該專項國國撥經(jīng)費6億元。其其中操作系系統(tǒng)2.5億元，數(shù)數(shù)據(jù)庫管理理系統(tǒng)2億億元，重大大應(yīng)用共性性軟件及示示范1億元元，軟件技技術(shù)標準體體系和軟件件技術(shù)創(chuàng)新新體系5000萬元元。2002年年10月，，香港華潤潤集團完成成整體收購購無錫華晶晶電子集團團，標志著著集成電路路國企改組組改制步伐伐加快；2003年年，國務(wù)院院科教領(lǐng)導(dǎo)導(dǎo)小組批準準實施國家家科技重大大專項———集成電路路與軟件重重大專項，，并實施了了“國家集集成電路人人才培養(yǎng)基基地”計劃劃；2003年年10月，，教育部、、科技部批批準九所大大學為首批批國家集成成電路人才才培養(yǎng)基地地的建設(shè)單單位；注釋：首批批基地為清清華、北大大、浙大、、復(fù)旦、西西安電子科科技大學、、上海交大大、東南、、電子科技技大學、華華中科大。。2004年8月，，教育部又又批準了北北航、西安安交大、哈哈工大、同同濟、華南南理工和西西北工大等等六所高校校為人才培培養(yǎng)基地的的建設(shè)單位位，并同意意北工大和和中山大學學開展籌建建工作。至至此，國家家集成電路路人才培養(yǎng)養(yǎng)基地的布布局初步形形成。整個個計劃的目目標是通過過6-8年年的努力，，培養(yǎng)4萬萬名集成電電路設(shè)計人人才和1萬萬名集成電電路工藝人人才。2003年年12月，，中國集成成電路總產(chǎn)產(chǎn)量首次突突破100億塊；2004年年08月，，教育部批批準六所高高校為國家家集成電路路人才培養(yǎng)養(yǎng)基地的建建設(shè)單位，，并同意北北京工業(yè)大大學和中山山大學開展展籌建工作作；2004年年09月，，中芯國際際12英寸寸芯片廠在在北京投產(chǎn)產(chǎn)，標志中中國IC制制程進入300mm時代；注釋：中芯芯國際總部部位于上海海，提供0.35um到45nm芯片片代工與技技術(shù)服務(wù)。。目前，該該公司在上上海建有一一座300mm芯片片廠和三座座200mm芯片廠廠；在北京京建有兩座座300mm芯片廠廠,在天津津建有一座座200mm芯片廠廠，在深圳圳有一座200mm芯片廠在在興建中，，在成都擁擁有一座封封裝測試廠廠。此外，，中芯代成成都成芯半半導(dǎo)體制造造有限公司司經(jīng)營管理理一座200mm芯芯片廠，也也代武漢新新芯集成電電路制造有有限公司經(jīng)經(jīng)營管理一一座300mm芯片片廠。2004年年11月，，臺積電上上海松江廠廠建成投產(chǎn)產(chǎn)；2005年年01月，，《國家鼓鼓勵的集成成電路企業(yè)業(yè)認定實施施細則》正正式發(fā)布；；2005年年03月，，信息產(chǎn)業(yè)業(yè)部、財政政部、國家家發(fā)改委聯(lián)聯(lián)合出臺《《集成電路路產(chǎn)業(yè)研究究與開發(fā)專專項資金管管理暫行辦辦法》；2005年年04月，，中國自主主研發(fā)的““龍芯2號號”處理器器正式問世世，標志著著中國告別別無“中國國芯”的時時代；注釋：該芯芯片由中科科院計算所所研發(fā)，與與當時國際際領(lǐng)先的CPU性能能相比,““龍芯2號號”的差距距為4年,但功能已已足夠使用用，相當于于中檔奔騰騰Ⅲ處理器器的水平,最高頻率率為500MHz,集成了1350萬萬個晶體管管,采用0.18微微米工藝,單精度峰峰值浮點運運算速度是是20億次次/秒,雙雙精度峰值值浮點運算算速度為10億次/秒。2006年年08月，，中國半導(dǎo)導(dǎo)體行業(yè)協(xié)協(xié)會加入世世界半導(dǎo)體體理事會；；2006年年12月，，中國集成成電路總銷銷售額首次次突破千億億元大關(guān)；；2007年年12月，，中國集成成電路總封封裝能力超超過500億塊；2008年年02月，，財稅（2008））1號文件件發(fā)布企業(yè)業(yè)所得稅若若干優(yōu)惠政政策，其中中規(guī)定了對對投資超過過80億元元人民幣或或集成電路路線寬小于于0.25um的集集成電路企企業(yè)的所得得稅優(yōu)惠。。2009年年01月，，3G牌照照正式發(fā)放放，3個技技術(shù)標準TD-SCDMA、、WCDMA和CDMA2000分別別由移動、、聯(lián)通和電電信獲得。。2009年年06月，，WAPI產(chǎn)業(yè)聯(lián)盟盟宣布，WAPI已已獲得國際際標準組織織ISO/IECJTC1/SC6的的提案邀請請，將作為為獨立標準準重新進入入國際標準準流程。注釋：作為為無線局域域網(wǎng)領(lǐng)域的的兩個標準準之一，WAPI早早在2003年即被被中國頒布布為國家標標準，相比比另一個由由美國主導(dǎo)導(dǎo)的WiFi標準，，WAPI標準具有有明顯的安安全和技術(shù)術(shù)優(yōu)勢，不不像WiFi標準那那樣存在安安全缺陷。。據(jù)稱，WAPI標標準迄今未未被發(fā)現(xiàn)有有安全技術(shù)術(shù)漏洞。0.3IC技技術(shù)發(fā)展歷歷程基本器件MOS器件件：高密度度、更低功功耗、更大大的設(shè)計靈靈活性NMOS,PMOS,CMOSBJT(BipolarJunctionTransistor)：模擬電路路及高速驅(qū)驅(qū)動n+n+p+p+CMOSBECppn+n-p+p+n+n+BJT1960sBJT氣相摻雜＋＋外延p-n結(jié)隔隔離6－8次光光刻1970sE/DNMOSLOCOS隔離技術(shù)術(shù)LocalOxidationofSilicon耗盡型NMOS面積積減小，集集成度提高高光刻版數(shù)量量與BJT相近ED1980sCMOS低功耗、散散熱集成度提高高12～14塊光刻版版1990sBiCMOSCMOS實實現(xiàn)高集成成度的內(nèi)部部電路BJT實現(xiàn)現(xiàn)輸出驅(qū)動動電路光刻版>20塊CMOSBJT0.4集集成電路制制造工藝實實例一、半導(dǎo)體體器件工藝藝的特點1、高技術(shù)密集集性：工藝藝流程長，，工序多，，專用設(shè)備備數(shù)不勝數(shù)數(shù)，整個制制造過程采采用大量新新技術(shù)及設(shè)設(shè)備，因此此對操作人人員的技術(shù)術(shù)素質(zhì)要求求極高。2、超級潔凈要要求：半導(dǎo)導(dǎo)體器件對對各種雜質(zhì)質(zhì)玷污均有有極高的敏敏感性，因因此，整個個工藝過程程都要在凈凈化室內(nèi)進進行。整個個系統(tǒng)設(shè)備備要經(jīng)過凈凈化；所用用原材料，，試劑必須須是特純的的；氣體與與水必須是是經(jīng)過凈化化的高純氣氣體及高純純水。3、高精度的自自動化操作作：半導(dǎo)體器件件的結(jié)構(gòu)參參數(shù)要求非非常準確，，加工條件件要控制到到微米甚至至納米級的的精度，因因此必須采采用高精度度的自動化化操作，以以保證器件件的高可靠靠性。二、工藝流流程；集成電路種種類繁多，，其制造工工藝也不完完全相同，，但是一些些經(jīng)典制造造工藝還是是相同的，，下面舉三三個例子加加以說明（（1）硅外外延平面晶晶體管工藝藝流程；（（2）雙極極型集成電電路工藝流流程；（3）CMOS倒相器器管芯制造造流程。0．3．1硅外平平面晶體管管工藝流程程襯底制備外延一次氧化基區(qū)光刻磷預(yù)擴散發(fā)射區(qū)光刻硼再分布及二次氧化硼預(yù)擴散三次氧化引線孔光刻蒸鋁反刻鋁燒結(jié)劃片中測合金鍵合封裝工藝篩選成測以3DK2晶體管為為例，介紹紹硅外延平平面晶體管管的工藝流流程，如圖圖0-1所所示。圖0.1硅硅外延平平面晶體管管的工藝流流程圖1.襯底制制備：選用用N+型單晶，通通過切、磨磨、拋光獲獲得表面光光亮、平整整、無傷痕痕、并厚度度符合要求求的硅片。。2.外延：：在襯底上上生長一層層N型硅單單晶層，稱稱為外延層層。不同器器件外延層層參數(shù)要求求不同對于于3DK2來說，外外延層電阻阻率為0.8-1ΩΩ.cm，，厚度為7-10μμm。3.一次氧氧化：將硅硅片在高溫溫下氧化，，使其表面面生成一層層厚度為0.5-0.7μ的的sio2層。以達到到對雜質(zhì)擴擴散起保護護作用的目目的。上述述三步如圖圖0.2（（a）所示示。圖0.2（a）襯襯底制備、、外延、一一次氧化sio2N型外延層N+襯底4.基區(qū)光光刻：在氧氧化層上用用光刻技術(shù)術(shù)開出基區(qū)區(qū)窗口，如如圖0.2（b）所所示，利用用氧化層對對雜質(zhì)擴散散的掩蔽作作用，使硼硼雜質(zhì)通過過窗口進入入硅中形成成P+區(qū)。。圖0.2(b)一一次光刻刻后圖形5.硼預(yù)擴擴散（濃基基區(qū)擴散））：硼擴散散是形成基基區(qū)，通常常分為預(yù)擴擴散和主擴擴散兩步進進行。如圖圖0.2（（c）所所示。圖0.2(c)硼硼預(yù)預(yù)擴擴散散P+6.二二次次光光刻刻：：除除去去硅硅表表面面基基區(qū)區(qū)部部分分的的氧氧化化層層，，如如圖圖0.2（（d））所所示示。。圖0.2(d)二二次次光光刻刻后后圖圖形形7．．硼硼再再分分布布（（淡淡基基區(qū)區(qū)擴擴散散））：：基基區(qū)區(qū)光光刻刻窗窗口口，，在在高高溫溫下下硼硼雜雜質(zhì)質(zhì)進進行行再再分分布布，，同同時時進進行行二二次次氧氧化化。。如如圖圖0.2(e)所所示示。。圖0.2(e)硼硼再再分分布布和和二二次次氧氧化化P8.發(fā)發(fā)射射區(qū)區(qū)光光刻刻：：用用光光刻刻技技術(shù)術(shù)開開出出發(fā)發(fā)射射區(qū)區(qū)窗窗口口，，如如圖圖0.2（（f））所所示示，，使使磷磷雜雜質(zhì)質(zhì)沿沿此此窗窗口口進進入入硅硅片片中中。。圖0.2（（f））發(fā)發(fā)射射區(qū)區(qū)光光刻刻后后的的圖圖形形9.發(fā)發(fā)射射區(qū)區(qū)擴擴散散（（磷磷擴擴散散））及及三三次次氧氧化化：：磷磷雜雜質(zhì)質(zhì)沿沿發(fā)發(fā)射射區(qū)區(qū)窗窗口口內(nèi)內(nèi)沉沉積積磷磷原原子子，，形形成成N+發(fā)發(fā)射射區(qū)區(qū)。。同同時時進進行行三三次次氧氧化化。。如如圖圖0.2（（g））所所示示。。圖0.2（（g））發(fā)發(fā)射射區(qū)區(qū)擴擴散散和和三三次次氧氧化化N+10.引引線線孔孔光光刻刻：：刻刻出出基基區(qū)區(qū)和和發(fā)發(fā)射射區(qū)區(qū)的的電電極極引引線線接接觸觸窗窗口口，，如如圖圖0.2（（h））所所示示圖0.2（（h））引引線線孔孔光光刻刻后后圖圖形形11．．蒸蒸鋁鋁：：采采用用蒸蒸發(fā)發(fā)方方法法將將鋁鋁蒸蒸發(fā)發(fā)到到硅硅片片表表面面，，鋁鋁層層要要求求光光亮亮、、細細致致、、厚厚度度應(yīng)應(yīng)符符合合要要求求。。12.反反刻刻鋁鋁：：將將電電極極以以外外的的埋埋層層刻刻蝕蝕掉掉，，刻刻蝕蝕以以后后去去除除硅硅表表面面上上的的光光刻刻膠膠13.蒸蒸金金：：用用真真空空蒸蒸發(fā)發(fā)的的方方法法，，將將金金蒸蒸發(fā)發(fā)到到硅硅片片背背后后。。14.合合金金化化：：在在含含磷磷氣氣氛氛中中進進行行磷磷處處理理和和合合金金化化。。15.中中測測：：對對制制備備的的管管芯芯進進行行測測量量，，剔剔除除不不合合格格品品。。16.劃劃片片：：用用劃劃片片機機將將硅硅片片分分成成小小片片，，每每一一小小片片有有一一個個管管芯芯。。17.燒燒結(jié)結(jié)：：用用金金屬屬銀銀或或其其他他合合金金將將芯芯片片背背面面燒燒結(jié)結(jié)在在管管座座上上。。18.鍵鍵合合：：采采用用硅硅=鋁鋁絲絲通通過過超超聲聲鍵鍵合合等等方方法法，，使使管管芯芯各各電電極極與與管管座座一一一一相相連連。。19.封封裝裝：：將將管管芯芯密密封封起起來來。。20.工工藝藝篩篩選選：：將將封封裝裝好好得得管管子子進進行行高高溫溫老老化化，，功功率率老老化化，，溫溫度度試試驗驗，，高高低低溫溫循循環(huán)環(huán)試試驗驗，，從從產(chǎn)產(chǎn)品品中中除除去去不不良良管管子子。。21.成成測測：：對對晶晶體體管管的的各各種種參參數(shù)數(shù)進進行行測測試試，，并并根根據(jù)據(jù)規(guī)規(guī)定定分分類類，，打打印印，，然然后后包包裝裝入入庫庫。。0．．3．．2硅硅外外平平面面晶晶體體管管工工藝藝流流程程襯底制備埋層氧化埋層光刻埋層擴散隔離擴散隔離光刻隔離氧化外延背面蒸金基區(qū)氧化基區(qū)光刻基區(qū)擴散蒸鋁引線孔光刻發(fā)射區(qū)擴散發(fā)射區(qū)光刻反刻鋁合金中測劃片封裝鍵合沾片圖0.3雙雙極極型型集集成成電電路路工工藝藝流流程程圖圖1.襯襯底底制制備備：：選選用用電電阻阻率率為為8-13ΩΩ.cm，，晶晶向向為為<111>的的P型型硅硅單單晶晶片片，，厚厚度度360μμm。。2.埋埋層層氧氧化化：：在在硅硅片片表表面面生生長長一一層層氧氧化化層層，，作作為為埋埋層層擴擴散散的的掩掩蔽蔽層層。。3.埋埋層層光光刻刻：：開開出出埋埋層層擴擴散散的的窗窗口口。。4.埋埋層層擴擴散散：：從從刻刻出出的的窗窗口口擴擴入入高高濃濃度度的的N型型雜雜質(zhì)質(zhì)形形成成N+區(qū)區(qū)。。5.外延延：去除除氧化層層，然后后生長一一層N型型外延層層。6.隔離離氧化：：在硅片片表面生生長一層層氧化層層作為隔隔離擴散散的掩蔽蔽膜。7.隔離光刻刻：開出出隔離擴擴散窗口口。8.隔離離擴散：：進行濃濃硼擴散散，將外外延層分分為隔離離。9.背面蒸金金：去掉掉氧化層層進行背背面蒸金金。10.基基區(qū)氧化化：在硅硅片表面面生長一一層氧化化層作為為基區(qū)擴擴散掩蔽蔽膜，同同時進行行金擴散散。11.基基區(qū)光刻刻：開出出基區(qū)擴擴散窗口口。12.基基區(qū)擴散散：擴入入硼雜質(zhì)質(zhì)形成晶晶體管的的基區(qū)和和電阻，，并生長長一定厚厚度的氧氧化層。。13.發(fā)發(fā)射區(qū)光光刻：開開出發(fā)射射區(qū)擴散散窗口及及集電極極引線窗窗口。14.發(fā)發(fā)射區(qū)擴擴散：擴擴入硼雜雜質(zhì)形成成晶體管管的發(fā)射射區(qū)，并并在集電電極接觸觸窗口形形成N+區(qū)。15.引引線孔光光刻：開開出各元元件的電電極接觸觸窗口。。16.蒸蒸鋁：采采用蒸發(fā)發(fā)或濺射射方法，，蒸上一一層鋁膜膜。17.反反刻鋁：：刻蝕掉掉不需要要的鋁層層，同時時在除膠膠時完成成鋁硅合合金。0．3．．3MOS器件工工藝流程程MOS晶晶體管與與MOS集成電電路在制制作工藝藝上大致致相同，，只是后后者要復(fù)復(fù)雜一些些而已。?，F(xiàn)以鋁鋁柵MOS晶體體管及鋁鋁柵CMOS集集成電路路為例說說明。1.鋁柵柵N型溝溝道MOS晶體體管工藝藝流程工藝流程程如下：：襯底制備備（P型型硅），，一次氧氧化，一一次光刻刻（刻出出漏、源源區(qū)），，擴散（（磷擴散散形成N+區(qū)）），二次次光刻（（刻去溝溝道上的的厚氧化化膜），，二次氧氧化，磷磷鈍化（（表面長長磷硅玻玻璃鈍化化層），，三次光光刻（刻刻出漏、、源區(qū)的的接觸孔孔），蒸蒸鋁，四四次光刻刻（刻去去多余鋁鋁層留下下源、柵柵、漏三三個電極極），合合金化，，中間測測試，劃劃片，燒燒結(jié)，鍵鍵合，封封裝。2.鋁柵柵P阱CMOS集成電電路工藝藝流程CMOSIC主要器器件是N溝道和和P溝道道MOS增強管管組成的的CMOS倒相相器。P阱是將將N溝道道MOS增強管管制作于于P阱中中，而將將P溝道道增強管管制作在在硅襯底