微機(jī)-接口技術(shù)第三章

第三章內(nèi)存儲(chǔ)器1．半導(dǎo)體存儲(chǔ)器：只讀存儲(chǔ)器ROM、隨機(jī)存儲(chǔ)器RAM（包括靜態(tài)SRAM、動(dòng)態(tài)DRAM）、閃存FlashMemory。2．內(nèi)存的發(fā)展：微機(jī)使用的各種內(nèi)存條，包括FP、EDO、SDRAM、DDR、RDRAM、DDRⅡ、DDR3、QBM。3．半導(dǎo)體存儲(chǔ)器相關(guān)指標(biāo)：存儲(chǔ)元、存儲(chǔ)單元、存儲(chǔ)體、存儲(chǔ)單元地址、存儲(chǔ)容量的定義，存儲(chǔ)芯片的組成。4．存儲(chǔ)子系統(tǒng)：PC/XT和Pentium存儲(chǔ)子系統(tǒng)。本章學(xué)習(xí)目標(biāo)內(nèi)存儲(chǔ)器是位于主板上的半導(dǎo)體存儲(chǔ)器，包括只讀存儲(chǔ)器ROM、隨機(jī)存儲(chǔ)器RAM和高速緩存Cache。1．存儲(chǔ)器的組成及功能：微機(jī)系統(tǒng)中內(nèi)部存儲(chǔ)器，包括半導(dǎo)體存儲(chǔ)器ROM、RAM以及閃存FlashMemory的組成及功能。2．存儲(chǔ)器性能參數(shù)：半導(dǎo)體存儲(chǔ)器相關(guān)技術(shù)指標(biāo)及實(shí)現(xiàn)技術(shù)。新型RAM技術(shù)，包括DDR、DDRⅡ、DDR3、RDRAM和QBM技術(shù)。3．16位和32位存儲(chǔ)子系統(tǒng)：存儲(chǔ)地址空間的硬件組織方式、系統(tǒng)總線與內(nèi)部存儲(chǔ)器的連接方式、片選信號(hào)的產(chǎn)生和譯碼方式、奇偶校驗(yàn)方式和等待狀態(tài)產(chǎn)生方法等與之相關(guān)的存儲(chǔ)器接口技術(shù)。通過本章的學(xué)習(xí)，應(yīng)對(duì)存儲(chǔ)系統(tǒng)有一定的了解，掌握存儲(chǔ)系統(tǒng)的結(jié)構(gòu)形式、工作方式，包括存儲(chǔ)元、存儲(chǔ)體和存儲(chǔ)器的結(jié)構(gòu)形式和工作方式，以及存儲(chǔ)器相關(guān)信號(hào)的作用和產(chǎn)生方法。3．1半導(dǎo)體存儲(chǔ)器3．1．1只讀存儲(chǔ)器ROM

只讀存儲(chǔ)器ROM（ReadOnlyMemory）用于存放系統(tǒng)固化程序，如主板

BIOS、硬盤控制程序、打印機(jī)控制程序、漢字打印字庫、網(wǎng)卡引導(dǎo)程序等，以及某些用戶自行設(shè)計(jì)的控制程序。ROM

中的信息可通過外部寫入器寫入，或通過程序刷新方式寫入。ROM系統(tǒng)由地址譯碼器、存儲(chǔ)矩陣和輸出緩沖器組成。3．1．1只讀存儲(chǔ)器ROM

1．ROM（ReadOnlyMemory）通過掩膜工藝、雙極工藝或MOS工藝實(shí)現(xiàn)數(shù)據(jù)編程，用于存放主板BIOS或微程序，生產(chǎn)廠家在芯片生產(chǎn)時(shí)對(duì)芯片實(shí)行一次性編程。2．PROM（Programmable

ROM）可編程只讀存儲(chǔ)器。可在專用的

PROM

寫入器上由用戶一次性寫入程序。芯片上存儲(chǔ)單元原始狀態(tài)為全

“1”，采用熔斷型存儲(chǔ)結(jié)構(gòu)。寫入時(shí)，VCC端加高壓（+12V），編程控制為高。當(dāng)數(shù)據(jù)位為

0時(shí)三極管射極上的熔絲被熔斷，寫入0信息；當(dāng)數(shù)據(jù)位為1時(shí)保留熔絲。讀出時(shí)，VCC端接+5V，字線選擇為高，若晶體管導(dǎo)通則輸出“1”信息，若晶體管截止則輸出“0”信息，信息由數(shù)據(jù)端輸出。

3．1．1只讀存儲(chǔ)器ROM

3．EPROM（ErasableProgrammableROM）可擦除可編程只讀存儲(chǔ)器，型號(hào)為

2716（16Kb

/

2KB）~27010（1Mb

/

128KB）。芯片頂端中間有一個(gè)石英玻璃窗口，用紫外線照射3~5分鐘可擦除信息，在專用EPROM編程器上可寫入信息。

⑴EPROM存儲(chǔ)電路的工作原理基本存儲(chǔ)電路中的

NMOS

管帶有一個(gè)浮置柵G，置于絕緣的二氧化硅中。初始狀態(tài)和清除狀態(tài)下浮置柵上無電荷，NMOS

管不導(dǎo)通，存放信息為

“1”。寫“0”

時(shí)，在漏極

D

和源極

S

之間加上高壓，使

NMOS

管瞬間雪崩擊穿，向柵極注入電荷。由于絕緣的作用，柵極將保存電荷使

NMOS

管導(dǎo)通，存放信息為“0”。3．1．1只讀存儲(chǔ)器ROM

讀出時(shí)，VCC端接+5V，字線為高選通后，若浮置柵上有電荷，則MOS管導(dǎo)通，位線上輸出信息“0”；若浮置柵上無電荷，則MOS管截止，位線上輸出信息“1”。浮置柵上的電荷在紫外線的照射下，電荷被激發(fā)形成光電流泄放，使NMOS管截止，存儲(chǔ)元恢復(fù)為原始狀態(tài)。⑵EPROM引腳配置和工作方式芯片管腳除地址、數(shù)據(jù)、電源引腳外主要有（片選）、（數(shù)據(jù)輸出允許）、（編程控制）和Vpp（編程電源）四個(gè)信號(hào)。EPROM有五種工作方式，但重要的有以下三種：讀：、為低，

為高，Vpp為+5V。將對(duì)應(yīng)單元內(nèi)容讀出。待機(jī)：為高、Vpp為+5V,、任意，數(shù)據(jù)輸出為高阻，這種狀態(tài)下功耗僅為最大功耗的1

/

4。主要為降低功耗而設(shè)置。3．1．1只讀存儲(chǔ)器ROM

編程：、為低、為高、Vpp為+12V或+24V，數(shù)據(jù)線上為寫入信號(hào)。4．EEPROM（ElectricErasableProgrammeROM）電可擦除可編程只讀存儲(chǔ)器，型號(hào)為

2816~28010。可在線擦除和寫入，芯片管腳的定義與EPROM相似，僅將EPROM的Vpp改為,改為。EEPROM工作方式主要有以下三種：讀：、為低，為高，將地址對(duì)應(yīng)單元讀出。待機(jī)：為高，數(shù)據(jù)輸出為高阻，主要為降低功耗而設(shè)置。字節(jié)編程：、為低，為高，數(shù)據(jù)線上為寫入信號(hào)。5．閃存Flashmemory本質(zhì)上屬于EEPROM，可在線擦除和重寫。與EEPROM的主要區(qū)別在于存儲(chǔ)單元的結(jié)構(gòu)和工藝。閃存存儲(chǔ)容量1~2Mb（128KB~256KB），易于在線刷新，目前已基本取代了前幾種產(chǎn)品。3．1．2靜態(tài)讀/寫存儲(chǔ)器SRAM1，基本存儲(chǔ)電路

基本存儲(chǔ)電路為半導(dǎo)體雙穩(wěn)態(tài)觸發(fā)器，可采用N溝道金屬氧化物半導(dǎo)體NMOS、P溝道金屬氧化物半導(dǎo)體PMOS、互補(bǔ)金屬氧化物半導(dǎo)體CMOS或晶體管–晶體管邏輯電路TTL工藝制作。各種工藝中，NMOS(PMOS)集成度高，CMOS功耗低，而TTL速度快。2．SRAM芯片舉例6264SDRAM為28引腳8K×8b雙列直插芯片。13位地址A12~A0，8位數(shù)據(jù)I

/

O7~I

/

O0。采用行、列譯碼方式，A12~A5作為行譯碼，產(chǎn)生256個(gè)行選信號(hào)，A4~A0作為列譯碼，產(chǎn)生32個(gè)列選信號(hào)，實(shí)現(xiàn)對(duì)

256×32

=

8192（8KB）個(gè)存儲(chǔ)單元的尋址操作。各存儲(chǔ)單元通過I/O控制電路和數(shù)據(jù)輸入/輸出緩沖器與CPU實(shí)現(xiàn)數(shù)據(jù)交換。讀

/

寫時(shí)產(chǎn)生片選信號(hào)1和CS2，為讀寫控制信號(hào)，為高時(shí)讀，為低時(shí)寫，為輸出允許信號(hào)，為低時(shí)輸出數(shù)據(jù)。當(dāng)片選信號(hào)1為高或CS2為低時(shí)，I/O引腳處于高阻狀態(tài)，芯片處于低功耗。3．1．3動(dòng)態(tài)讀/寫存儲(chǔ)器DRAMDRAM利用MOS管漏極電容存儲(chǔ)信息，電容上有電荷為1，無電荷為0。由于電容存在漏電現(xiàn)象，無法長時(shí)間保存信息。故在系統(tǒng)中設(shè)置刷新電路，定期對(duì)內(nèi)存單元刷新，保持?jǐn)?shù)據(jù)的穩(wěn)定性。1．DRAM基本存儲(chǔ)電路單管型DRAM存儲(chǔ)電路由于結(jié)構(gòu)簡(jiǎn)單、集成化高而被普遍使用。數(shù)據(jù)以電荷方式存放在電容CS上，CMOS管

V

為開關(guān)，為高導(dǎo)通，由行選信號(hào)控制。寫入時(shí)，行選信號(hào)為高，打開開關(guān)，數(shù)據(jù)信號(hào)經(jīng)開關(guān)送入

CS，為高時(shí)向

CS充電使之上升為高電平，為低時(shí)CS放電降低為低電平。讀出時(shí)，在數(shù)據(jù)線上加上

0

到

1

之間的正電壓，向

CD

充電。行選信號(hào)打開開關(guān)，讀出信息，根據(jù)數(shù)據(jù)線上電壓的增、減判別1或0。DRAM的讀出是一種破壞性讀出，讀“1”信號(hào)的同時(shí)

CS

上的電荷會(huì)部分瀉放，加上靜態(tài)下的自然泄放，信息保存時(shí)間通常小于

2ms。

3．1．3動(dòng)態(tài)讀/寫存儲(chǔ)器DRAM2．DRAM的刷新方式在2ms內(nèi)所有單元必須被刷新，刷新按行進(jìn)行。設(shè)讀寫周期為tc，刷新周期為tr，設(shè)tc=tr=0.5μs，刷新采用以下三種方式：⑴集中刷新：將刷新時(shí)間間隔2ms分為兩個(gè)時(shí)間段，前段用于讀/寫（3872個(gè)tc），后段用于對(duì)所有行進(jìn)行集中刷新（128個(gè)tr）。這種方式刷新速度快，但在集中刷新時(shí)間段讀/寫暫停，CPU等待。⑵分散刷新：將系統(tǒng)周期ts（設(shè)ts=1μs）一分為二，分為tc和tr，tc用于讀/寫，tr用于刷新。這種方式刷新簡(jiǎn)單，但刷新次數(shù)過多，影響存儲(chǔ)速度。⑶異步刷新：結(jié)合以上兩種方式，先按分散刷新方式將2ms時(shí)間分為128段，每段約15.5μs，再按集中刷新方式將每段分為兩個(gè)時(shí)間段，前15μs用于讀/寫，后0.5μs對(duì)一行進(jìn)行刷新。刷新與CPU訪存操作可能發(fā)生沖突，解決方法是使用刷新控制器進(jìn)行控制?？刹捎靡韵?種控制方式：3．1．3動(dòng)態(tài)讀/寫存儲(chǔ)器DRAM⑴異步控制方式：CPU

訪存請(qǐng)求與刷新請(qǐng)求屬于兩個(gè)獨(dú)立事件，刷新控制器按先到先服務(wù)和優(yōu)先級(jí)對(duì)兩個(gè)請(qǐng)求服務(wù)，刷新請(qǐng)求的優(yōu)先級(jí)高于CPU訪存優(yōu)先級(jí)。特點(diǎn)：控制電路復(fù)雜，CPU等待。⑵同步控制方式：利用

CPU

不訪存時(shí)間刷新，要求處理器有確定的不訪存時(shí)間。特點(diǎn)：控制簡(jiǎn)單，但難以確保刷新要求。

⑶半同步控制方式：利用時(shí)鐘上升沿處理

CPU

訪存要求，時(shí)鐘下降沿處理刷新操作。特點(diǎn)：控制簡(jiǎn)單，但刷新次數(shù)太多。3．DRAM芯片舉例4164

芯片為

16

引腳

64Kb（64K×1b）雙列直插芯片。64K

需

16

位地址，為減少引腳數(shù)量，將地址分為

8

位行地址與

8

位列地址，采用分時(shí)傳送方法，通過行地址選通信號(hào)先鎖存行地址，再通過列地址選通信號(hào)

;鎖存列地址，這樣僅需8位地址線A7~A0。3．1．3動(dòng)態(tài)讀/寫存儲(chǔ)器DRAM存儲(chǔ)空間分為4個(gè)區(qū)，每區(qū)為128行×128列（16Kb），每區(qū)設(shè)置128個(gè)讀出放大器。行地址鎖定后，經(jīng)譯碼用低7位選擇每個(gè)區(qū)中128行中的一行，4個(gè)區(qū)有4行共512個(gè)存儲(chǔ)元被選中，存儲(chǔ)元信息送讀出放大器。列地址鎖定后，經(jīng)譯碼用低7位選擇每個(gè)區(qū)中128個(gè)放大器中的一個(gè)，4個(gè)區(qū)共選中4個(gè)放大器。經(jīng)行、列譯碼后，有4個(gè)存儲(chǔ)元信息與I/O控制連接。行、列地址的最高1位送I/O控制，選擇4位中的1位與外界交換信息。當(dāng)為高時(shí)，16位地址指定單元中的數(shù)據(jù)通過放大器放大后經(jīng)數(shù)據(jù)輸出緩沖器送DOUT；當(dāng)為低時(shí)，DIN端的數(shù)據(jù)經(jīng)數(shù)據(jù)輸入緩沖器送入16位地址指定的存儲(chǔ)單元。刷新操作時(shí)執(zhí)行只有的訪問周期，行譯碼后四個(gè)區(qū)中的同一行所有存儲(chǔ)元與放大器的輸入輸出端連接，信號(hào)經(jīng)放大后再回寫存儲(chǔ)元，實(shí)現(xiàn)刷新。逐一改變行地址，可對(duì)整個(gè)存儲(chǔ)器進(jìn)行刷新。3．1．3動(dòng)態(tài)讀/寫存儲(chǔ)器DRAM4．DRAM控制器DRAM控制器作為CPU與DRAM之間的接口電路，通過它把CPU的信號(hào)轉(zhuǎn)換成DRAM的控制信號(hào)，實(shí)現(xiàn)對(duì)DRAM的控制。⑴地址多路器：分時(shí)傳送行地址和列地址，并傳送刷新地址。⑵刷新定時(shí)器：對(duì)DRAM進(jìn)行定時(shí)刷新。⑶刷新地址計(jì)數(shù)器：對(duì)低7位行地址進(jìn)行計(jì)數(shù)，逐行對(duì)存儲(chǔ)器進(jìn)行刷新。⑷仲裁電路：按FIFO方式傳送訪存和刷新請(qǐng)求，刷新請(qǐng)求的優(yōu)先級(jí)高于CPU讀/寫請(qǐng)求。⑸定時(shí)信號(hào)發(fā)生器：按照要求定時(shí)提供、和信號(hào)，實(shí)現(xiàn)讀/寫操作和刷新操作。⑹數(shù)據(jù)緩沖器：作為輸入/輸出數(shù)據(jù)緩沖存儲(chǔ)器3．1．4微機(jī)內(nèi)存的發(fā)展1．快頁存儲(chǔ)器FPDRAM（FastPageDRAM）用于早期486及前期機(jī)器。采用同一電路存取數(shù)據(jù)，存取速度較慢。FP僅有SIMM（單邊接觸存儲(chǔ)模塊）類型的30線和72線兩種內(nèi)存條，最高支持40M系統(tǒng)總線速度。2．?dāng)U充數(shù)據(jù)輸出存儲(chǔ)器EDODRAM取消兩個(gè)存取周期間的時(shí)間間隔，在發(fā)送數(shù)據(jù)的同時(shí)訪問下一個(gè)內(nèi)存頁面。這種訪問方式稱為流水線結(jié)構(gòu)訪問方式，允許兩次內(nèi)存訪問有時(shí)間重疊。EDO有72線SIMM和168線DIMM（雙邊接觸存儲(chǔ)模塊）兩種結(jié)構(gòu)形式，最高支持66M系統(tǒng)總線速度。

3．同步動(dòng)態(tài)隨機(jī)內(nèi)存SDRAM與CPU同步，共享時(shí)鐘周期，內(nèi)存訪問采用突發(fā)模式，SDRAM只有168線DIMM一種結(jié)構(gòu)形式，最高支持100M系統(tǒng)總線速度。3．1．4內(nèi)存的發(fā)展4．雙數(shù)據(jù)速率存儲(chǔ)器DDRSDRAM為SDRAM的換代產(chǎn)品，線數(shù)為184線((52+40)×2)。特點(diǎn)是采用雙沿觸發(fā)方式，利用時(shí)鐘上升沿和下降沿傳輸數(shù)據(jù)，使帶寬增加一倍，可適應(yīng)更高的總線速度，最高支持133M系統(tǒng)總線速度。

5．總線動(dòng)態(tài)隨機(jī)存儲(chǔ)器RDRAM采用獨(dú)特設(shè)計(jì)方案，以2條8位（或9位）數(shù)據(jù)通道傳輸數(shù)據(jù)，時(shí)鐘頻率高達(dá)400M。傳送速度最高可達(dá)1.6GB/s的尖峰帶寬，內(nèi)存條線數(shù)為184線((46+46)×2)，最高支持166M系統(tǒng)總線速度。

6．雙數(shù)據(jù)速率存儲(chǔ)器Ⅱ型DDRⅡ陸續(xù)推出DDRⅡ400、533、667、800內(nèi)存條，時(shí)鐘頻率為200、266、333和400MHz，數(shù)據(jù)傳輸率為400、533、667和800MHz。由于運(yùn)行速度較快，在內(nèi)存條芯片上增加了散熱鋁片或銅片。DDRⅡ線數(shù)為240線((64+56)×2)，最高支持200M系統(tǒng)總線速度。3．1．4內(nèi)存的發(fā)展7．四倍帶寬內(nèi)存QBMQBM采用“位填塞”機(jī)制，在不增加內(nèi)存基準(zhǔn)頻率的條件下，利用現(xiàn)有的DDR內(nèi)存和其他組件，實(shí)現(xiàn)兩倍數(shù)據(jù)率的配置。一個(gè)QBM模塊由兩個(gè)DDR內(nèi)存模塊組成，兩個(gè)模塊的工作周期有90度的相位差，在一個(gè)時(shí)鐘周期實(shí)現(xiàn)4次數(shù)據(jù)讀寫，通過這種方法讓QBM得到兩倍于DDR內(nèi)存的工作效率。實(shí)現(xiàn)3.2GB/s的帶寬。由于QBM缺乏內(nèi)存廠商的支持，加上DDR2的普及，QBM內(nèi)存條的研發(fā)受到阻滯，最終由于VIA芯片組終止對(duì)QBM內(nèi)存的支持，因此QBM內(nèi)存的研發(fā)告一段落。8．雙數(shù)據(jù)速率存儲(chǔ)器3型DDR3DDR3內(nèi)存是DDRⅡ的改進(jìn)版，線數(shù)為240線((72+48)×2)。與DDRⅡ相比，功耗和發(fā)熱量小，工作頻率高，通用性好，成本低。DDRⅡ顆粒規(guī)格為4M×32bit，而DDR3規(guī)格為8M×32bit，顆粒的減少使內(nèi)存成本得以有效控制，最高支持400M系統(tǒng)總線速度。1．閃存結(jié)構(gòu)、功能閃存是一種快擦寫不揮發(fā)存儲(chǔ)器，可在線擦除和重寫。閃存的優(yōu)點(diǎn)有兩個(gè)，一是芯片容量大，最大2Mb（256KB），二是易修改性，其內(nèi)部程序便于刷新。閃存的缺點(diǎn)是較容易受到攻擊，無法確保所存信息的安全。用于微機(jī)主板的閃存芯片主要用于存儲(chǔ)BIOS（基本輸入輸出系統(tǒng)），有28F010、29EE010和29EE020幾種，后面的數(shù)字表示容量，010表示容量為1Mb（128KB），020表示容量為2Mb（256KB)。后期閃存具有非對(duì)稱塊結(jié)構(gòu)，分為引導(dǎo)塊、參數(shù)塊和主塊，可獨(dú)立操作。新式閃存具備硬件封鎖能力，將特定管腳置為低，可封鎖和保護(hù)引導(dǎo)塊。運(yùn)行刷新程序，可對(duì)閃存內(nèi)容進(jìn)行刷新。早期的閃存結(jié)構(gòu)為芯片形式，用于取代EPROM，保存固化程序，如主板BIOS等。后期閃存容量急劇上升，可作為外存儲(chǔ)器，如U盤、MP3、MP4、固態(tài)硬盤等，最大容量為1TB。

3．1．5閃存Flashmemory182．攻擊閃存的病毒第一例攻擊閃存的病毒為CIH，它由臺(tái)灣大同工學(xué)院二年級(jí)學(xué)生陳盈豪(ChenIng-Halu)編制。病毒共有V1.0~V1.4五個(gè)版本。V1.0版本可以感染W(wǎng)indows可執(zhí)行文件，感染后文件長度增加。V1.1版本可將自身分裂成幾個(gè)部分，再分別插入到文件的空隙中，這樣文件的長度不增加，不容易被發(fā)現(xiàn)，該兩個(gè)版本都不具有破壞性。V1.2版本增加破壞硬盤及BIOS代碼，病毒爆發(fā)日為4月26日。4月26日為前蘇聯(lián)切爾諾貝爾核電站核泄露日，但二者并無關(guān)聯(lián)。國人不喜歡4（死），故選定4月，26是陳盈豪學(xué)號(hào)后2位。V1.2版病毒長度1003字節(jié)，可感染ZIP文件，文件感染后，解壓時(shí)將會(huì)出現(xiàn)：

WinZipSelf-ExtractorheadercorruptPossiblecause：diskorfiletransfererror錯(cuò)誤警告信息，用戶可憑此發(fā)現(xiàn)CIH病毒。

3．1．5閃存FlashmemoryV1.3版本經(jīng)改進(jìn)后不感染W(wǎng)inZip類文件，同時(shí)將病毒發(fā)作時(shí)間改為6月26日。此版本的病毒程序長度為1010字節(jié)。V1.4版本改進(jìn)了以上版本中的缺陷，不感染ZIP文件，發(fā)作時(shí)間改為每月26日，版權(quán)信息更改為“CIHV1.4TATUNG”，而前期版本的版權(quán)信息為“CIHV1.xTTIT”，此版本的長度為1019字節(jié)。CIH病毒98年底推出，99年4月26日首次爆發(fā)，全球超過6000萬臺(tái)電腦被破壞，據(jù)官方統(tǒng)計(jì)，我國約有30萬臺(tái)電腦（不包括家用電腦）被破壞。2000年CIH再度爆發(fā)，全球損失超過10億美元。CIH病毒發(fā)作時(shí)不僅破壞硬盤文件、硬盤引導(dǎo)區(qū)和分區(qū)表，同時(shí)還破壞計(jì)算機(jī)主板BIOS，導(dǎo)致主板癱瘓。V1.2~V1.4三個(gè)版本CIH病毒只能感染并破壞Windows9X操作系統(tǒng)，即Win95\98\Me三個(gè)操作系統(tǒng)。而對(duì)Windows2000、WindowsXP和WindowsNT操作系統(tǒng)沒有絲毫影響。

3．1．5閃存Flashmemory3．檢測(cè)CIH病毒各種解病毒軟件都可以查殺CIH病毒，如瑞星、江民、金山毒霸、卡巴斯基等。目前金山毒霸系列殺毒軟件還推出了CIH終生免疫技術(shù)，一次安裝后，即使卸載金山毒霸軟件，也不會(huì)被CIH病毒感染。無解病毒程序時(shí)可通過查詢判別病毒。進(jìn)入WINDOWS桌面，在“開始”處點(diǎn)擊鼠標(biāo)右鍵，點(diǎn)擊“搜索(E)”，然后在“要搜索的文件或文件夾名為(M)”欄中輸入“windows\Notepad.exe”，在“包含文字(C)”欄中輸入“CIHV1”字樣，在“搜索范圍（L）”下方長框右側(cè)點(diǎn)擊“”選擇“本地磁盤（C:），點(diǎn)擊“立即搜索(S)”，若發(fā)現(xiàn)有CIHV1字串表示系統(tǒng)已中毒，可通過解病毒軟件殺毒。4．BIOS被攻擊的判別方法病毒攻擊BIOS的過程：開機(jī)正常進(jìn)入系統(tǒng)，幾分鐘后死機(jī)，鼠標(biāo)箭頭定格，機(jī)器無法熱啟動(dòng)，按RESET鍵或關(guān)機(jī)后再開機(jī)后黑屏。

3．1．5閃存FlashmemoryBIOS被破壞后，開機(jī)后無任何故障報(bào)警，與電源、主板、CPU損壞現(xiàn)象相似。若故障發(fā)生在病毒爆發(fā)日，則極可能是病毒所為。5．區(qū)分病毒對(duì)BIOS的破壞程度BIOS采用閃存可方便用戶刷新，但由此也導(dǎo)致大量主板由于BIOS損壞而退回廠家。這里即有病毒的原因，也有用戶自身原因，如在刷新時(shí)使用不支持刷新主板的

BIOS，或在刷新過程中意外中斷，均可造成BIOS故障。為此BIOS廠家在芯片中加入引導(dǎo)塊(BootBlook)，并用硬件方式對(duì)引導(dǎo)塊進(jìn)行保護(hù)。在保護(hù)方式下，病毒破壞不涉及引導(dǎo)塊，遭受病毒攻擊后BIOS仍可有條件地引導(dǎo)系統(tǒng)。完全刷新應(yīng)包括引導(dǎo)塊，而設(shè)立引導(dǎo)塊是防止

BIOS

損壞。為解決該矛盾，在大多數(shù)主板上設(shè)置了

“允許閃存引導(dǎo)塊編程-EnablingtheFlashROMBootBlockProgramming”

跳線，平時(shí)跳線設(shè)置為

Disable，刷新時(shí)設(shè)置為

Enable，進(jìn)行完全刷新。

3．1．5閃存FlashmemoryBIOS被病毒破壞后表面現(xiàn)象為黑屏死機(jī)，但破壞程度不同。一種為徹底破壞，BIOS毫無利用價(jià)值；另一種為局部破壞，BIOS中引導(dǎo)塊完好，仍支持軟驅(qū)和早期ISA顯卡。由于目前配備的大多是AGP顯卡或PCI–E顯卡，引導(dǎo)塊程序不支持這類顯示卡，因此黑屏。仔細(xì)觀察開機(jī)過程，若開機(jī)過程軟驅(qū)信號(hào)燈亮過，說明BIOS曾訪問過軟驅(qū)，表明引導(dǎo)塊并未被破壞。6．BIOS受攻擊后的解決方法BIOS受攻擊僅僅是程序被破壞，芯片完好無損，只需重新寫入正確的BIOS即可修復(fù)故障。修復(fù)BIOS故障可按以下步驟進(jìn)行：⑴獲取BIOS程序和刷新程序?？稍谕椭靼逦C(jī)上用刷新程序讀取BIOS程序，或下載更先進(jìn)的BIOS，并下載BIOS刷新程序。⑵用寫入器，或用本機(jī)寫入、它機(jī)寫入方法將BIOS程序?qū)懭胧軗pBIOS芯片。

3．1．5閃存Flashmemory閃存引腳數(shù)為32個(gè)。分為條形雙列直插芯片和矩型表面焊接芯片。BIOS被破壞后，可根據(jù)受損程度采用不同辦法進(jìn)行恢復(fù)。⑴局部破壞修復(fù)方法引導(dǎo)塊正常，可在本機(jī)重寫

BIOS。A．在好機(jī)器上制作包含BIOS程序和刷新程序的可啟動(dòng)軟盤。B．將故障微機(jī)內(nèi)

AGP

顯示卡去除，插一塊

ISA

顯示卡。新式主板已無ISA插槽，只能使用盲操作，應(yīng)熟記刷新步驟。C．從軟盤啟動(dòng)，執(zhí)行刷新程序，將

BIOS

程序?qū)懭?/p>

BIOS

芯片。⑵徹底破壞修復(fù)方法找一臺(tái)主板類型相同微機(jī)，用帶電拔、插法修復(fù)受損BIOS。A．取下被破壞的BIOS芯片。B．在好機(jī)器上制作包含刷新程序的系統(tǒng)軟盤。C．用軟盤啟動(dòng)后，執(zhí)行刷新程序，出現(xiàn)刷新提示后帶電更換

BIOS

芯片，再按“Y“鍵選擇“刷新”，將BIOS文件寫入芯片。

3．1．5閃存Flashmemory7．閃存刷新原因早期BIOS刷新的主要原因：⑴2000年問題解決當(dāng)年HOPER遺留的2000年問題。⑵硬盤升級(jí)支持新式硬盤(UDMA硬盤和SATA硬盤)。⑶CPU識(shí)別支持新型CPU，支持各項(xiàng)CPU新技術(shù)。近期BIOS刷新的主要原因：

提升BIOS性能，增強(qiáng)主板功能。世界上兩大BIOS生產(chǎn)廠家分別為AWD和AMI公司，其刷新程序分別為awdflash.exe和amiflash.exe。刷新時(shí)從BIOS生產(chǎn)商或主板生產(chǎn)商網(wǎng)站下載刷新程序和最新版本BIOS，進(jìn)行BIOS刷新。

3．1．5閃存Flashmemory8．閃存刷新方法在BIOS刷新前，應(yīng)確定是否可刷新。芯片型號(hào)為“28××…×”或“29××…×”時(shí)可升級(jí)，其他型號(hào)的芯片應(yīng)查看主板說明書。刷新應(yīng)注意兩個(gè)問題，一是確保BIOS程序與主板匹配，二是刷新過程中不能有異常操作，如重啟、復(fù)位或斷電等。AWARD和AMI公司BIOS的刷新方法相同，即DOS下的刷新使用通用程序，程序源于BIOS生產(chǎn)廠家。WINDOWS下的刷新使用專用程序，程序源于主板生產(chǎn)廠家。而Phoenix公司其DOS下的刷新程序和WINDOWS下的刷新程序均出Phoenix公司。⑴DOS下的AWARD公司BIOS芯片刷新準(zhǔn)備新的BIOS程序和對(duì)應(yīng)的刷新程序awdflash.exe，可拷貝或上網(wǎng)下載。將程序存入可啟動(dòng)軟盤。這里為便于講解，假定最新BIOS程序名為newbios.bin。

3．1．5閃存Flashmemory在CMOS中設(shè)置啟動(dòng)順序?yàn)椤癆，C，CDROM”，或?qū)ⅰ癋irstbootdevice”設(shè)置為“Floppy”，開機(jī)從軟驅(qū)啟動(dòng)，出現(xiàn)提示符A:\>。打入命令：awdflash↙，出現(xiàn)刷新畫面，在Message及FlashInformation欄中將顯示被刷新芯片的廠家、型號(hào)及主板BIOS版本序列號(hào)等信息，光標(biāo)停在“FileNametoSave：”框內(nèi)。根據(jù)提示，為主板上的BIOS程序起名(例如“oldbios”)。輸入文件名后按回車鍵，提示：

DoyouwanttosaveBIOS(Y/N)？按“Y”鍵后顯示：

NowBackupSystemBIOStoFile!備份BIOS程序后，光標(biāo)停在“FileNametoProgram：”框內(nèi)。輸入要升級(jí)的BIOS文件名newbios，按回車鍵后，提示：

Areyousuretoprogram(Y/N)？

3．1．5閃存Flashmemory輸入“Y”后出現(xiàn)newbios.bin程序的代碼校驗(yàn)和××××H，開始刷新，屏幕上出現(xiàn)刷新進(jìn)度圖示。刷新結(jié)束后計(jì)算機(jī)提示：

PowerOfforResetthesystem關(guān)機(jī)再開機(jī)或按RESET重啟。若正常表明刷新成功，若黑屏表明BIOS不支持主板，刷新失敗。刷新失敗與BIOS被病毒破壞性質(zhì)相同，可用閃存寫入器或帶電拔插寫入法在同類機(jī)器上恢復(fù)BIOS。⑵DOS下的AMI公司BIOS芯片刷新用帶有刷新程序amiflash.exe及新BIOS程序的軟盤啟動(dòng)。打入命令：amiflash/F：oldbios↙，其中“F：”為保存參數(shù)，使用該參數(shù)可按指定文件名保存主板上的BIOS程序。按回車后出現(xiàn)刷新畫面，光標(biāo)停在“EnterFileName：”框中。

3．1．5閃存Flashmemory輸入刷新文件名newbios，回車后在Message及FlashInformation欄中顯示刷新芯片廠家、型號(hào)及主板BIOS版本號(hào)等信息，提示：

Press“Y”tocontinue，“N”torestart按“Y”鍵后系統(tǒng)會(huì)先將主板上的BIOS以“oldbios”文件名方式存入軟盤，再將軟盤上的“newbios.bin”文件寫入BIOS芯片，兩個(gè)步驟一次完成。刷新結(jié)束后提示：

PowerOfforResetthesystem重啟計(jì)算機(jī)。若正常表明刷新成功，若黑屏表明刷新失敗。刷新前最好備份原來的BIOS文件，大約需多花費(fèi)20秒鐘，備份可減少刷新失敗產(chǎn)生的麻煩，若刷新失敗可快速還原。

3．1．5閃存Flashmemory

⑶

Windows下的BIOS刷新(以AOPEN的AX3S主板為例)從臺(tái)灣AOPEN網(wǎng)站下載AX3S最新BIOS，文件為AX3S120.zip。解壓后得AX3S120.BIN，將該文件保存在硬盤指定目錄中。從網(wǎng)上下載AOPEN廠家的Windows刷新程序biosflash.exe，存入硬盤指定目錄，點(diǎn)擊后運(yùn)行，出現(xiàn)刷新相關(guān)信息及選擇按紐。

先點(diǎn)擊“SaveCurrentBIOS”按紐，在彈出窗口中輸入“oldbios”，點(diǎn)擊“確定”后以oldbios為文件名保存主板上的BIOS。再點(diǎn)擊“UpdateNewBIOS”，在彈出的窗口中輸入要刷新的文件名AX3S120.BIN，點(diǎn)擊“確定”后進(jìn)行刷新，出現(xiàn)刷新進(jìn)度條。刷新結(jié)束后彈出提示框，點(diǎn)擊“確定”后將重新啟動(dòng)系統(tǒng)。UpdateNewBIOSSaveCurrentBIOS

3．1．5閃存Flashmemory303．1．5閃存Flashmemory⑷PhoenixBIOS芯片刷新①DOS下的刷新下載DOS下的刷新軟件，共4個(gè)程序，其中包含刷新程序PHLASH16.EXE和BIOS程序BIOS.WPH。備份BIOS用命令PHALASH16/BU[=Filename]，可省略中括弧內(nèi)容，則備份的文件名為默認(rèn)文件Bios.bak，也可指定文件名。刷新BIOS用命令PHALASH16[Filename]，可省略中括弧內(nèi)容，則刷新文件名為默認(rèn)文件BIOS.WPH，也可指定文件名。②WINDOWS下的刷新下載WINDOWS下的刷新軟件WINFLASH.WAR，解壓縮后獲得刷新目錄，內(nèi)含17個(gè)文件，其中包含刷新軟件WINFLASH.EXE。刷新時(shí)必須具備BIOS刷新文件，其默認(rèn)名為BIOS.WPH。刷新時(shí)點(diǎn)擊WINFLASH.EXE，將出現(xiàn)對(duì)話框如下：313．1．5閃存Flashmemory僅備份BIOS時(shí)先點(diǎn)擊上部“BackupBIOSonly”，再點(diǎn)擊下部“BackupBIOS”，則以BIOS.BAK文件名備份BIOS。323．1．5閃存Flashmemory刷新并備份BIOS時(shí)點(diǎn)擊上部“BackupBIOSandFlashBIOSwithnewsettings”，再點(diǎn)擊下部“FlashBIOS”即可。3．1．6半導(dǎo)體存儲(chǔ)器的相關(guān)指標(biāo)存儲(chǔ)元：存儲(chǔ)1位二進(jìn)制信息的物理器件。存儲(chǔ)單元：由8個(gè)存儲(chǔ)位組成1個(gè)字節(jié)存儲(chǔ)單元，由2、4、8個(gè)字節(jié)存儲(chǔ)單元組成1個(gè)字、雙字和四字存儲(chǔ)單元。存儲(chǔ)體：主板上可有多個(gè)存儲(chǔ)體，微機(jī)每個(gè)內(nèi)存插槽中可插入一個(gè)存儲(chǔ)體。存儲(chǔ)體可獨(dú)立工作，其位數(shù)取決于

CPU

數(shù)據(jù)總線的寬度。存儲(chǔ)器：由1~n個(gè)存儲(chǔ)體組成存儲(chǔ)器，目前n最大數(shù)為8。存儲(chǔ)單元地址：為存儲(chǔ)單元統(tǒng)一編號(hào)稱為編址，編號(hào)即地址。存儲(chǔ)容量：存儲(chǔ)器中存儲(chǔ)單元的數(shù)量，以KB、MB、GB、TB表示。1KB=210B，1MB=220B。1GB=230B，1TB=240B。讀出時(shí)間：從接收讀出命令到指定地址信息被讀出，并穩(wěn)定在總線上的時(shí)間。寫入時(shí)間：接到寫入命令后將數(shù)據(jù)從總線上寫入存儲(chǔ)器的時(shí)間。存儲(chǔ)周期時(shí)間：兩次存儲(chǔ)操作之間的時(shí)間間隔。3．1．7半導(dǎo)體存儲(chǔ)器芯片的組成存儲(chǔ)器芯片通常由地址譯碼器、存儲(chǔ)陣列、讀寫控制、片選控制及三態(tài)數(shù)據(jù)緩沖器組成。字結(jié)構(gòu)方式：每個(gè)芯片包含n個(gè)字節(jié)存儲(chǔ)單元(n×8位)，每個(gè)字節(jié)存儲(chǔ)單元對(duì)應(yīng)一個(gè)地址編碼。ROM芯片一般采用這種結(jié)構(gòu)方式。位結(jié)構(gòu)方式：每個(gè)芯片包含n個(gè)存儲(chǔ)單元中的1位，即所有字的同一位存放在同一塊芯片中。一個(gè)字節(jié)存儲(chǔ)單元的地址編碼對(duì)應(yīng)8個(gè)芯片。如IBM–PC主板上的4164芯片，容量為64K×1位，9個(gè)芯片（帶校驗(yàn)位）組成64K字節(jié)，即64KB，為一個(gè)存儲(chǔ)體。36個(gè)芯片組成4個(gè)存儲(chǔ)體，構(gòu)成256KB存儲(chǔ)器。半字結(jié)構(gòu)方式：每個(gè)芯片包含n個(gè)存儲(chǔ)單元中的4位，一個(gè)地址編碼對(duì)應(yīng)2個(gè)芯片（不帶校驗(yàn)）或3個(gè)芯片（帶校驗(yàn)）。如當(dāng)年286主板上的44256芯片，容量為256K×4位，用3個(gè)芯片（2個(gè)44256存放數(shù)據(jù)，1個(gè)41256存放校驗(yàn)位）組成256K字節(jié)，即256KB，為1個(gè)存儲(chǔ)體，12個(gè)芯片組成4個(gè)存儲(chǔ)體，構(gòu)成1MB存儲(chǔ)器。

3．2存儲(chǔ)器地址空間的硬件組織3．2．116位微處理器存儲(chǔ)空間的硬件組織16位處理器為了能對(duì)字和字節(jié)進(jìn)行訪問，將存儲(chǔ)體分為奇存儲(chǔ)體和偶存儲(chǔ)體。奇存儲(chǔ)體輸出數(shù)據(jù)線連接D15~D8，稱為高字節(jié)存儲(chǔ)體；偶存儲(chǔ)體輸出數(shù)據(jù)線連接D7~D0，稱為低字節(jié)存儲(chǔ)體。地址線A19~A1與兩個(gè)存儲(chǔ)體相連，A0和總線高允許信號(hào)作為存儲(chǔ)體的片選信號(hào)，用于選擇存儲(chǔ)體。存儲(chǔ)器訪問時(shí)，當(dāng)A0=0、=1時(shí)訪問偶地址，數(shù)據(jù)在D7~D0上傳送；當(dāng)A0=1、=0時(shí)訪問奇地址，數(shù)據(jù)在D15~D8上傳送。A0BHE功能數(shù)據(jù)00同時(shí)訪問偶存儲(chǔ)體和奇存儲(chǔ)體D15~D001偶存儲(chǔ)體D7~D010奇存儲(chǔ)體D15~D811兩體均未選中無當(dāng)

A0=0且=0

時(shí)同時(shí)訪問兩個(gè)存儲(chǔ)體，數(shù)據(jù)在

D15

~

D0上傳送。32位處理器保護(hù)模式下尋址空間4GB，地址范圍0~FFFFFFFFH。存儲(chǔ)空間由4個(gè)獨(dú)立的存儲(chǔ)體Bank3~Bank0

組成，每個(gè)存儲(chǔ)體的大小為1G×8位。地址線A31~A2并行連接到4個(gè)存儲(chǔ)體，3~0作為存儲(chǔ)體選擇信號(hào)，每個(gè)存儲(chǔ)體提供8條數(shù)據(jù)線組成32位數(shù)據(jù)線。通過控制字節(jié)允許信號(hào)i可實(shí)現(xiàn)字節(jié)、字和雙字的數(shù)據(jù)傳送。

0有效傳送一個(gè)字節(jié)，1、0有效傳送一個(gè)字，3、2、1、‘

0有效傳送一個(gè)雙字。32位處理器實(shí)模式下尋址空間為1MB，分為4個(gè)存儲(chǔ)體，每個(gè)256KB，使用A19~A2和i信號(hào)進(jìn)行尋址。3．2．216位微處理器存儲(chǔ)空間的硬件組織3．2．232位微處理器存儲(chǔ)空間的硬件組織地址空間被物理的劃分為字或雙字系列，若每個(gè)字的起始地址為2的倍數(shù)，雙字的起始地址為4的倍數(shù)，稱這種存儲(chǔ)單元為對(duì)準(zhǔn)字和對(duì)準(zhǔn)雙字，對(duì)準(zhǔn)字存放在X、X+1或Y、Y+1單元，對(duì)準(zhǔn)雙字存放在X、X+1、X+2、X+3或Y、Y+1、Y+2、Y+3。若每個(gè)字的起始地址為2的倍數(shù)加1，每個(gè)雙字的起始地址為4的倍數(shù)加1、4的倍數(shù)加2或4的倍數(shù)加3，則稱這種存儲(chǔ)單元為非對(duì)準(zhǔn)字和非對(duì)準(zhǔn)雙字。存取對(duì)準(zhǔn)字和對(duì)準(zhǔn)雙字僅需一個(gè)總線周期，存取非對(duì)準(zhǔn)字和非對(duì)準(zhǔn)雙字需二個(gè)總線周期。例如，非對(duì)準(zhǔn)雙字存放在X+3、X+2、Y+1、Y，就需分兩次傳送，需要兩個(gè)總線周期。第一總線周期，1、0有效，通過D15~D0傳送地址為Y的字（Y+1、Y），在第二總線周期，3、2有效，通過D31~D16傳送地址為X+2的字（X+3、X+2）。3．3PC/XT存儲(chǔ)器子系統(tǒng)PC/XT機(jī)中RAM子系統(tǒng)采用4164（64K×1）DRAM芯片，有4組芯片，每組9片，其中8片構(gòu)成64KB容量存儲(chǔ)器，1片用于奇校驗(yàn)，4組DRAM芯片構(gòu)成XT機(jī)系統(tǒng)板上256KB存儲(chǔ)器。3．3．1讀寫操作的和生成電路1．用于讀/寫操作的和生成電路PC/XT主板上有4個(gè)存儲(chǔ)體Bank3~Bank0，對(duì)應(yīng)的行選信號(hào)為‘3~0，列選信號(hào)為3~0。由兩級(jí)譯碼器產(chǎn)生i和i信號(hào)。第一級(jí)譯碼器為24S10（256×4位ROM）。事先寫入適當(dāng)數(shù)值。其輸出控制端S1、S2接地，允許輸出。4位輸出中Q3無效，Q2~Q0取決于地址輸入端A7~A0。其中A7、A6恒為高電平，A5、A4連接系統(tǒng)存儲(chǔ)容量配置開關(guān)SW4、SW3，當(dāng)SW4、SW3為00、01、10、11時(shí)分別表示系統(tǒng)配置1~4個(gè)Bank，A3~A0

連接地址信號(hào)A19~A16。3．3．1和生成電路第二級(jí)譯碼使用2個(gè)74LS138譯碼器U56

和U42。138譯碼器G1

為高，、為低時(shí)工作。其輸出與C、B、A三腳的輸入信號(hào)一一對(duì)應(yīng)。當(dāng)C、B、A分別為000~111時(shí)，‘分別輸出低電平信號(hào)。在線路中，譯碼器的工作條件取決于以下信號(hào)：⑴24S10的輸出Q0和非刷新操作時(shí)為高，連接U42的G1，并經(jīng)U71反向后為低電平DACK0，連接U56的。與Q0（恒為高）經(jīng)與非門U24后為低電平

，連接U42

的和U56

的。⑵存儲(chǔ)器操作信號(hào)和讀寫操作時(shí)兩個(gè)信號(hào)總有一個(gè)為低有效。兩個(gè)信號(hào)經(jīng)與非門（負(fù)或門）U69后產(chǎn)生高電平行選信號(hào)RAS，連接延遲線和U56的G1。⑶地址有效、存儲(chǔ)器讀和滯后寫命令3．3．1和生成電路DMA操作時(shí)為低，存儲(chǔ)器讀操作時(shí)為低，滯后寫操作時(shí)信號(hào)為低，三個(gè)信號(hào)中任何一個(gè)為低電平時(shí)，經(jīng)與非門（負(fù)或門）U57后為高，該信號(hào)與RAS

經(jīng)TD1延遲60ns后產(chǎn)生地址選擇信號(hào)ADDRSEL，ADDRSEL為低選擇行地址，為高選擇列地址。該信號(hào)再經(jīng)TD1延遲40ns（共100ns）后輸出的信號(hào)經(jīng)與非門U69后為低，連接U42的端。延遲線的延遲使

U42的輸出滯后于

U56，即輸出滯后于100ns，從而實(shí)現(xiàn)行、列地址分時(shí)傳送。2．刷新操作的i生成電路在動(dòng)態(tài)刷新時(shí)，為低，該信號(hào)連接U42的G1，且經(jīng)U71反向后為高電平

DACK0，連接U56

的，使得兩個(gè)譯碼器都不工作。此時(shí)當(dāng)有效時(shí)，經(jīng)與非門U69后為高電平RAS信號(hào)，這兩個(gè)信號(hào)經(jīng)與非門U69后為低送U55的4個(gè)與門（負(fù)或非門），同時(shí)產(chǎn)生4組RAM芯片的行選信號(hào)

3~0

，實(shí)現(xiàn)對(duì)4組RAM芯片的刷新。3．3．2RAM電路PC/XT主板內(nèi)存由4組4164（64K×1位）芯片組成。每組9片（8位數(shù)據(jù)位加1位校驗(yàn)位），按9片×4行矩陣排列，組成256KB存儲(chǔ)器。8088對(duì)系統(tǒng)板上的DRAM讀寫波形為：采用74LS158（4–2選一）多路器分時(shí)傳送行、列地址。158芯片輸入端連接地址總線信號(hào)A17~A0，輸出連接存儲(chǔ)器局部地址總線。讀/寫控制信號(hào)先產(chǎn)生行選信號(hào)i，鎖存74LS158輸出的行地址，然后經(jīng)延遲線延遲60ns后產(chǎn)生ADDRSEL，控制74LS158產(chǎn)生列地址，再經(jīng)40ns后產(chǎn)生列選信號(hào)i

，鎖存列地址。4164的數(shù)據(jù)輸入Di與數(shù)據(jù)輸出Qi相連，再與存儲(chǔ)器局部數(shù)據(jù)總線連接。為提高負(fù)載能力，數(shù)據(jù)信號(hào)經(jīng)74LS245雙向8位緩沖器傳輸。74LS245的方向控制引腳DIR連接，為低時(shí)讀，數(shù)據(jù)傳送方向?yàn)榇鎯?chǔ)器→CPU，為高時(shí)寫，數(shù)據(jù)傳送方向?yàn)镃PU→存儲(chǔ)器。74LS245的輸出控制引腳連接，當(dāng)存儲(chǔ)器工作時(shí)該信號(hào)為低，允許數(shù)據(jù)傳輸。3．3．3奇偶校驗(yàn)電路PC/XT存儲(chǔ)電路帶有奇校驗(yàn)功能，增加1位校驗(yàn)位，在電路中，使用奇偶發(fā)生/校驗(yàn)器74S280和奇偶校驗(yàn)觸發(fā)器74LS74對(duì)存儲(chǔ)信息進(jìn)行奇校驗(yàn)。寫入數(shù)據(jù)時(shí)，若數(shù)據(jù)中1的個(gè)數(shù)為奇數(shù)則校驗(yàn)位寫入0，為偶數(shù)則校驗(yàn)位寫入1。讀出時(shí)，9位數(shù)據(jù)送入74S280A~I引腳，產(chǎn)生ODD信號(hào)。ODD

信號(hào)經(jīng)反向后送觸發(fā)器的

D

端。讀操作結(jié)束時(shí)，產(chǎn)生正跳變將D端信息打入觸發(fā)器。若8位數(shù)據(jù)位加1位校驗(yàn)位中1的個(gè)數(shù)為奇數(shù)則校驗(yàn)正常，為偶數(shù)則校驗(yàn)異常，奇偶校驗(yàn)觸發(fā)器被置1。校驗(yàn)異常時(shí)觸發(fā)器端輸出信號(hào)，它連接到觸發(fā)器的置

1端S，將觸發(fā)器鎖定在1狀態(tài)，同時(shí)送NMI控制電路，產(chǎn)生MNI中斷，并且校驗(yàn)觸發(fā)器Q端輸出的PCK信號(hào)送接口芯片8255A的PC7端，系統(tǒng)可通過讀8255A的PC端口判斷是否發(fā)生奇偶校驗(yàn)錯(cuò)誤。3．4奔騰機(jī)存儲(chǔ)子系統(tǒng)

3．4．1DRAM存儲(chǔ)陣列

DRAM存儲(chǔ)陣列采用交替方式，將存儲(chǔ)器分為兩個(gè)相互獨(dú)立的存儲(chǔ)體Bank0和Bank1，分別存放奇地址數(shù)據(jù)和偶地址數(shù)據(jù)。CPU在訪問一個(gè)存儲(chǔ)體的同時(shí)可以作好訪問另一個(gè)存儲(chǔ)體的準(zhǔn)備工作，實(shí)現(xiàn)對(duì)兩個(gè)存儲(chǔ)體的交替式訪問。實(shí)例為一個(gè)16MB存儲(chǔ)陣列，它分為兩個(gè)

Bank，分別為Bank0和Bank1，每個(gè)

Bank8MB。每個(gè)

Bank又分為左右

A行和B行，每行4MB。每行再分為上下兩個(gè)512K×36b（帶校驗(yàn)）模塊，每個(gè)模塊2MB。

16MB存儲(chǔ)空間需24位地址，地址分配如下：

A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15A16A17A18A19A20A21A22A23

列地址行地址選Bank、選行3．4．1DRAM存儲(chǔ)陣列16MB存儲(chǔ)陣列中，用地址信號(hào)A3區(qū)分上、下兩個(gè)模塊的行選信號(hào)0和1，用地址信號(hào)A22、A23區(qū)分上、下兩個(gè)模塊的列選信號(hào)‘

0~3和4~7。以Bank0的A行為例，它通過地址線傳送行地址信號(hào)A21~A14、行選擇信號(hào)A13，列地址信號(hào)A12~A5，Bank選擇信號(hào)A4，與存儲(chǔ)陣列地址輸入

B0MA0~8

連接，用行選信號(hào)和列選信號(hào)鎖存地址。由地址中的A4控制選擇存儲(chǔ)體Bank0或Bank1，由地址中的A13控制選擇A行或B行。由信號(hào)控制數(shù)據(jù)讀/寫。上、下兩個(gè)模塊的數(shù)據(jù)線分別連接低32位數(shù)據(jù)總線B0MD0~31，和高32位數(shù)據(jù)總線B0MD32~63。地址最低3位A0~A2產(chǎn)生上、下模塊的字節(jié)允許信號(hào)。此外，上、下模塊中還產(chǎn)生數(shù)據(jù)校驗(yàn)位B0DP0~3

和B0DP4~7。3．4．2和地址多路轉(zhuǎn)換器為了實(shí)現(xiàn)存儲(chǔ)器交叉訪問，每個(gè)存儲(chǔ)體都必須有自己的和地址轉(zhuǎn)換電路。從地址總線獲得的地址在ALE

信號(hào)控制下先鎖存在透明寄存器中，然后分別送往Bank0和Bank1的地址多路轉(zhuǎn)換電路，生成存儲(chǔ)陣列的行、列地址。地址A21~A14用于產(chǎn)生行地址，A12~A5用于產(chǎn)生列地址，這些地址由72FCT573透明鎖存器鎖存，再送74FCT257二選一多路轉(zhuǎn)換器，由行選擇信號(hào)確定是行地址還是列地址。最后地址信號(hào)經(jīng)74F244單向8位傳輸器將行、列地址輸送至A行或B行地址輸入端，實(shí)現(xiàn)對(duì)存儲(chǔ)器的地址驅(qū)動(dòng)。由A2~A0產(chǎn)生字節(jié)允許信號(hào)，由A4、A13產(chǎn)生選Bank、選行控制信號(hào)，由A3、A22、A23產(chǎn)生行選信號(hào)和上下兩行列選信號(hào)和。3．4．3數(shù)據(jù)總線收發(fā)器電路存儲(chǔ)體帶有獨(dú)立的數(shù)據(jù)收發(fā)器，采用

74FCT646A

雙向寄存式收發(fā)器，傳輸?shù)男盘?hào)包括64位數(shù)據(jù)信號(hào)

D63~D0，校驗(yàn)信號(hào)DP7~DP0。數(shù)據(jù)總線接口信號(hào)有數(shù)據(jù)允許

（連接收發(fā)器允許端）、讀寫控制（連接收發(fā)器方向端DIR）、數(shù)據(jù)時(shí)鐘

DCP（連接收發(fā)器時(shí)鐘端

CLK），在讀寫數(shù)據(jù)操作時(shí)控制收發(fā)器的數(shù)據(jù)傳送方向。3．4．4控制邏輯電路

接受

CPU總線周期標(biāo)志信號(hào)和其他控制信號(hào)，如地址選擇、高速緩存使能、存儲(chǔ)器/I

/

O訪問、讀寫控制。并輸出存儲(chǔ)系統(tǒng)所需信號(hào)，如地址允許

ALE、突發(fā)就緒、只讀存儲(chǔ)器選擇

ROMSEL、下地址、高速緩存允許等，向CPU表明當(dāng)前周期形式，如突發(fā)式、流水線式或可緩存式。作業(yè)共3道題：3．103．123．172764EPROM芯片：EPROM工作方式：Vpp數(shù)據(jù)線讀出001+5V輸出待機(jī)1××+5V高阻，功耗為最大值1/4編程010+25V先擦除后寫入檢驗(yàn)001+25V校驗(yàn)編程內(nèi)容禁止編程1××+25V數(shù)據(jù)線為高阻EEPROM工作方式：RDY/數(shù)據(jù)線讀出001高阻

輸出未選中1××高阻

高阻字節(jié)編程0100

輸入字節(jié)擦除在編程前自動(dòng)擦除PROMEPROMEEPROMFlashMemory只讀存儲(chǔ)器芯片：

工作原理：V2、V4永遠(yuǎn)導(dǎo)通，等效于供電電阻，向V1、V3供電。V5、V6等效為兩個(gè)開關(guān)，讀/寫時(shí)行選信號(hào)為高，打開開關(guān)。V1、V3存儲(chǔ)信息，V1導(dǎo)通存放信息“1”，V3導(dǎo)通存放信息“0”。NMOS基本存儲(chǔ)電路：兩個(gè)穩(wěn)態(tài)：V1截止V3導(dǎo)通為0態(tài)，Q=0，=1；V1導(dǎo)通V3截止為1態(tài)，Q=1，=0；保持狀態(tài)：V1導(dǎo)通→低→V3截止V1截止→高→V3導(dǎo)通保持1狀態(tài)保持0狀態(tài)

Q高Q低寫入狀態(tài)：行選信號(hào)為高，V5、V6導(dǎo)通寫0時(shí)：D位線低→Q低→V1截止→高→V3導(dǎo)通

寫1時(shí)：位線低→低→V3截止→Q高→V1導(dǎo)通。

讀出狀態(tài)：行選信號(hào)為高