第5章 存儲器系統(tǒng)20140217

第5章

存儲器系統(tǒng)2/1/20231教學重點

存儲器分類、特點

SRAM、EPROM與CPU的連接存儲器的擴充2/1/202325.1存儲器概述存儲器是計算機的基本組成部分，用來存放計算機工作所必須的程序和數(shù)據(jù)。5.1.1存儲器的分類1.按存儲介質分類存儲介質－－存儲二進制信息的物理載體。目前常用：半導體器件、磁性材料和光學材料。(1)半導體存儲器：雙極型、CMOS型、HMOS型等。(2)磁表面存儲器：如磁盤和磁帶等。(3)光表面存儲器：如光盤。2/1/202335.1.1存儲器的分類2.按存取方式分類只讀存儲器、隨機存取存儲器、順序存取存儲器和直接存取存儲器等。(1)只讀存儲器ROM(ReadOnlyMemory)。所存儲的內容是固定不變的，即只能讀出不能寫入。ROM一般用來存放微機的系統(tǒng)管理程序、監(jiān)控程序等。(2)隨機存取存儲器RAM(RandomAccessMemory)。存儲單元可隨機讀寫，且存取時間與存儲單元的物理位置無關，讀寫速度較快。RAM主要用來存放輸入、輸出數(shù)據(jù)及中間結果并與外存儲器交換信息。2/1/202345.1.1存儲器的分類2.按存取方式分類(3)順序存取存儲器(簡稱SAM)。只能按照某種次序存取，即存取時間與存儲單元的物理位置有關。由于按順序讀寫的特點以及工作速度較慢，常用作外存存儲器，例如磁帶。(4)直接存取存儲器(簡稱DAM)。不必對存儲介質做完整的順序搜索而可以直接存取。例如磁盤和光盤。3.按信息的可保存性分類易失性存儲器：RAM

非易失性存儲器：ROM、磁盤、光盤存儲器2/1/202354.按在微機系統(tǒng)中的作用分類主存儲器(內存)、輔助存儲器(外存)和高速緩沖存儲器(Cache)等。(1)主存儲器：用來存放當前正在運行的程序和數(shù)據(jù)，CPU可以直接訪問。存取速度要求和CPU的處理速度相匹配，但存儲容量小一些。現(xiàn)代微機大多采用半導體存儲器。(2)輔助存儲器：用來存儲CPU當前操作暫時用不到的程序或數(shù)據(jù)，CPU不能直接進行讀寫操作。速度要求可以低一些，但存儲容量要大得多，也稱為“海量存儲器”。輔助存儲器主要有磁帶、磁盤和光盤等。(3)高速緩沖存儲器(Cache)：是一個高速小容量的存儲器，位于CPU和內存之間。為了加快信息傳遞速度和提高計算機的處理速度，常利用高速緩存來暫存CPU正在使用的指令和數(shù)據(jù)。2/1/20236

對存儲器的要求：容量大、速度快、成本低但這三方面在一個存儲器中很難同時兼顧

采用分級存儲結構

2/1/202375.1.2現(xiàn)代微機系統(tǒng)的存儲器體系結構現(xiàn)代高檔微機系統(tǒng)的存儲器體系結構

1.分級存儲器結構

2.虛擬存儲器結構CPU內部寄存器CACHE主存（內存）輔存（外存）圖5.1分級存儲器系統(tǒng)示意圖容量增速度減2/1/202385.1.2現(xiàn)代微機系統(tǒng)的存儲器體系結構1.分級存儲器結構內部寄存器組－－最高一級存儲器，內含在CPU中存放：待用數(shù)據(jù)、中間結果，讀寫速度快，數(shù)量有限高速緩沖存儲器（Cache）－－速度與CPU匹配，256K字節(jié)

存放：當前用的最多的程序或數(shù)據(jù)，兩級Cache結構內存－－存放：運行的程序和數(shù)據(jù)外存－－磁帶、軟盤、硬盤、光盤等（海量存儲器）2.虛擬存儲器結構（在OS管理下）

內存和外存之間建立一個虛擬存儲器容量－－外存速度－－內存物理上不存在邏輯上確實可用2/1/202395.2半導體存儲器5.2.1半導體存儲器的分類按制造工藝雙極型：速度快、集成度低、功耗大，高速緩存MOS型：速度慢、集成度高、功耗低，內存按存取方式隨機存取存儲器RAM：可讀可寫、斷電丟失只讀存儲器ROM：正常只讀、斷電不丟失詳細分類，請看圖示2/1/2023105.2.1半導體存儲器的分類半導體存儲器只讀存儲器（ROM）隨機存取存儲器（RAM）靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）非易失性RAM（NVRAM)掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）FlashMemory（閃存）詳細展開，注意對比2/1/202311

1.

讀寫存儲器RAM組成單元速度集成度應用SRAM觸發(fā)器快低小容量系統(tǒng)DRAM極間電容慢高大容量系統(tǒng)NVRAM帶微型電池慢低小容量非易失2/1/2023122.只讀存儲器ROM掩膜ROM：信息制作在芯片中，不可更改PROM：允許一次編程，此后不可更改EPROM：用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程EEPROM（E2PROM）：采用加電方法在線進行擦除和編程，也可多次擦寫FlashMemory（閃存）：能夠快速擦寫的EEPROM，但只能按塊（Block）擦除2/1/2023135.2.2半導體存儲器的主要性能指標

1.

存儲容量一個半導體存儲器芯片所能存儲的二進制信息量。容量＝存儲單元數(shù)×每單元的數(shù)據(jù)位數(shù)常用單位：位bit

字節(jié)Byte

最大容量＝2M×N位M－－地址總線N－－數(shù)據(jù)總線2.存取速度－－存取時間，又稱為訪問時間或讀/寫時間，是指從啟動一次存儲器操作到完成該操作所經歷的時間。

3.其他

.可靠性

.價格等2/1/2023145.2.3半導體存儲芯片的結構存儲體：主體，由若干個存儲單元組成，每個存儲單元又由若干個基本存儲電路(或稱存儲元)組成，每個基本存儲電路可存放一位二進制信息。通常，一個存儲單元為一個字節(jié)，存放8位二進制信息，即以字節(jié)來組織。每個存儲單元都有一個地址(稱為存儲單元地址)，CPU訪問時按地址訪問。2.地址譯碼器接收來自CPU的N位地址，經譯碼后產生2n個地址選擇信號，實現(xiàn)對片內存儲單元的選址。3.控制邏輯電路接收片選信號及來自CPU的讀/寫信號，形成芯片內部控制信號。4.數(shù)據(jù)緩沖器用于暫時存放來自CPU的寫入數(shù)據(jù)或從存儲體內讀出的數(shù)據(jù)。2/1/2023155.3隨機存取存儲器（RAM）

5.3.1靜態(tài)RAM（SRAM）一、RAM原理SRAM的基本存儲單元是R-S觸發(fā)器電路

（雙穩(wěn)態(tài)）故·隨機存取

·有電—信息保持，讀不改變

·掉電—信息丟失

特點：易失性(掉電：信息丟失)2/1/2023165.3.1靜態(tài)RAM（SRAM）SRAM主要有存儲體和外圍電路構成：

①存儲體存儲器芯片的主要部分，用來存儲信息②地址譯碼電路根據(jù)輸入的地址編碼來選中芯片內某個特定的存儲單元③片選和讀寫控制邏輯選中存儲芯片，控制讀寫操作2/1/202317

5.3.1靜態(tài)RAM（SRAM）1.存儲體每個基本存儲單元－－存儲1位二進制數(shù)（圖5.4）許多個基本存儲單元形成行列存儲矩陣SRAM一般采用“字結構”存儲矩陣：每個存儲單元存放多位（4、8、16等）每個存儲單元具有一個唯一的地址存儲容量與地址、數(shù)據(jù)線個數(shù)有關：芯片的存儲容量 ＝存儲單元數(shù)×存儲單元的位數(shù)＝2M×N

M：芯片的地址線根數(shù)

N：芯片的數(shù)據(jù)線根數(shù)SRAM2114SRAM62642/1/202318

5.3.1靜態(tài)RAM（SRAM）2.外圍電路 ⑴

地址譯碼器－地址行、列譯碼結構（雙譯碼）

X譯碼－－k/2個輸入，輸出2k/2Y譯碼－－k/2個輸入，輸出2k/2

共有：2k/2

×2k/2＝2k

輸出狀態(tài) ⑵I/O電路2/1/202319譯碼器A5A4A3A2A1A06301存儲單元64個單元行譯碼A2A1A0710列譯碼A3A4A501764個單元單譯碼雙譯碼(1)地址譯碼電路單譯碼結構雙譯碼結構雙譯碼可簡化芯片設計主要采用的譯碼結構2/1/202320(3)片選和讀寫控制邏輯片選端CS*或CE*有效時，可以對該芯片進行讀寫操作輸出OE*控制讀操作。有效時，芯片內數(shù)據(jù)輸出該控制端對應系統(tǒng)的讀控制線寫WE*控制寫操作。有效時，數(shù)據(jù)進入芯片中該控制端對應系統(tǒng)的寫控制線2/1/2023213.SRAM的讀/寫過程1)讀出過程地址碼→地址輸入端，經X與Y地址譯碼器譯碼，產生行選通、列選通信號，選中某一單元。(2)被選中單元的信息→I/O電路的輸入端。信號放大、整形后送到雙向三態(tài)緩沖器→DB上。(3)在送上地址碼的同時，輸出允許信號和片選信號。2)寫入過程(1)地址碼→地址輸入端，選中相應的存儲單元，使其可以進行寫操作。(2)將要寫入的數(shù)據(jù)放在DB線上。(3)有效的片選信號和寫信號，這時三態(tài)門打開，DB線上的數(shù)據(jù)進入輸入電路，送到存儲單元的位線上，從而寫入該存儲單元。2/1/2023224.典型SRAM芯片存儲容量為1K×418個引腳：10根地址線A9～A04根數(shù)據(jù)線I/O4～I/O1片選CS*讀寫WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND功能Intel2114芯片2/1/2023232）Intel6264存儲容量為8K×828個引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0

（I/O8

～I/O1）片選CS1(CE)*、CS2讀寫WE*、OE*功能+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615（1）

Intel6264引腳2/1/202324

①

高速度—最大存取時間為70ns~120ns

②低功耗—運行時為150mw，空載時為100mw

③

與TTL兼容

④完全靜態(tài)—無需時鐘脈沖或定時選通脈沖工作方式：表5.3

(2)Intel6264基本特性2/1/2023253.HM6264BL讀周期2/1/2023263.HM6264BL讀周期讀取時間（tAA）—由給出地址到數(shù)據(jù)出現(xiàn)在DB上的

時間讀取時間是存儲器的一個重要指標讀周期（tRC）—兩次連續(xù)讀操作間隔時間

∴tRC≥tAA

2/1/2023273.HM6264BL讀周期參數(shù)符號時間（ns）最小最大讀周期時間tRC70讀出時間tAA70片選到輸出穩(wěn)定tco（tco1，tco2）70輸出允許到輸出穩(wěn)定tOE10輸出禁止到輸出線高阻tOHZ10片選無效到數(shù)據(jù)線高阻tHZ030地址改變后數(shù)據(jù)保持tOH102/1/2023284.HM6264BL寫周期2/1/202329

參數(shù)符號時間（ns）最大最小寫周期時間twC70片選寬度tCW（tCW1，tCW2）60地址有效到寫結束tAW60寫脈沖寬度tWP40數(shù)據(jù)保持到寫有效tDW30注意：地址改變期間，WE必須為高，使地址信號足夠穩(wěn)定。4.HM6264BL寫周期2/1/2023305.3.2動態(tài)RAM(DRAM)1.存儲電路基本存儲電路—單管動態(tài)存儲電路

核心：電容

P221圖5.8利用MOS管柵極和源極之間的電容C來存儲信息。 電容上“有”電荷狀態(tài)為“1”“無”電荷狀態(tài)為“0”特點:⑴電荷泄漏—信息丟失—刷新(2ms~8ms)

（充電） ⑵電路簡單,功耗低,集成度高,速度比靜態(tài)慢。2/1/202331

容量64K×116個地址信號

二、典型芯片Intel2164A圖5.92164A引腳信號圖5.10DRAM芯片2164內部結構2/1/202332

·

地址：A0~A7

·

數(shù)據(jù)輸入線：DIN

·

數(shù)據(jù)輸出線：DOUT

·

控制信號：WE,RAS,CAS,

二、典型芯片Intel2164A2/1/202333地址：行/列復用優(yōu)點：①引腳↓→體積↓②刷新時只用行地址容量:64K×1,片內尋址64K,需16個地址信號。行/列地址選通（RAS/CAS）：（行選通/列選通）

∴芯片外部地址線只有8條;行、列地址分時送入，利用內部開關。外地址8條，內地址8×2條，單元數(shù)=28×2特點：2/1/202334

2164A數(shù)據(jù)的讀出和寫入是分開的，由信號控制。當WE為高電平時，讀出數(shù)據(jù)，選中單元內容→DOUT；當WE信號為低電平時，寫入數(shù)據(jù)，DIN信號→選中單元。若要構成64KB(64K×8b)的DRAM存儲器，需要8片2164A。特點：2/1/202335

386以上的微機系統(tǒng)中，將多片DRAM芯片塑封在一個長條形小電路插件板上，以DRAM存儲條的形式構成32位、64位數(shù)據(jù)總線寬度的內存。按容量分：256KB、512KB、1MB、4MB、8MB、16MB、32MB、64MB、128MB、256MB、512MB、1GB、2GB按電路板的引腳數(shù)分：30線、72線、100線、168線、184線，廣泛使用的：72線、168線、184線5.3.3DRAM存儲條2/1/202336目前Pentium4微機：184線，最新式的RIMM(RambusIn－lineMemoryModule）接插結構，64位有效數(shù)據(jù)，8位奇偶校驗位使用的存儲器兩種：

1.DDRSDRAM(DoubleDataRateSDRAM，雙倍數(shù)據(jù)速率同步DRAM)或DDR2SDRAM(4倍速率同步DRAM)。

2.RDRAM(RambusDRAM)，芯片對芯片直接接口，傳輸速率：3.2GB/s，多用于服務器和工作站。三、DRAM存儲條2/1/2023375.4只讀存儲器ROM

用戶在程序中只能讀不能寫

----存放固定程序，如監(jiān)控程序、啟動程序、BIOS程序等

特點：

①

非易失性

②

只讀性

③

可靠性高

2/1/202338

5.4.1掩膜ROM

信息由廠家完成，用戶不能修改?；敬鎯﹄娐罚篜226圖5.11

掩膜ROM有管子，D0上“0”

無管子，D0上“1”

特點：掉電信息不丟，信息一次性寫入（廠家）

2/1/202339

5.4.2可編程ROM(PROM)

基本存儲電路：P227圖5.12

熔絲

熔斷“0”

保留“1”

出廠時，熔絲保留（全1）

特點：信息，用戶可寫入一次

2/1/2023405.4.3EPROM(可擦除的PROM)

·寫入后，信息可長久保存

·當內容需要變更時，利用擦除器將其擦除，各單元復原（FFH）

·再利用編程器編程寫入 根據(jù)擦除方式的不同，可擦除的EPROM又分為兩類：紫外線可擦除EPROM

電可擦除EEPROM2/1/2023415.4.3EPROM(可擦除的PROM)頂部開有一個圓形的石英窗口，用于紫外線透過擦除原有信息一般使用專門的編程器（燒寫器）編程編程后，應該貼上不透光封條出廠未編程前，每個基本存儲單元都是信息“1”編程就是將某些單元寫入信息0EPROM2716EPROM27642/1/202342

1.基本存儲電路P227圖5.13

特點：信息可寫入(高壓≥12.5V,大電流)

可擦除(紫外線)、整片擦除3.典型芯片—Intel2764

5.4.3EPROM(可擦除的PROM)2/1/202343EPROM芯片2764存儲容量為8K×828個引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CE*編程PGM*讀寫OE*編程電壓VPP功能VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D3123456789101112131428272625242322212019181716152/1/202344EPROM芯片2716存儲容量為2K×824個引腳：11根地址線A10～A08根數(shù)據(jù)線DO7～DO0片選/編程CE*/PGM讀寫OE*編程電壓VPP功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss2/1/202345

注意：

①擦除：照射15~20分鐘

②編程電源從12.5V開始，＜20V③引腳具有兼容性5.4.3EPROM(可擦除的PROM)2/1/202346

EEPROM-----電信號擦除

E2PROM 1.特點：信息可寫入/擦除(高壓或低壓慢速)(20V)(+5V10ms)

(1)可以字節(jié)為單位在線改寫；

(2)采用+5V電擦寫，在寫入過程中自動進行擦寫。約需10ms(讀取時間為200～250ns)，其擦寫次數(shù)可達1萬次以上，數(shù)據(jù)可保存l0年以上；

(3)既能像RAM隨機改寫，又能像ROM那樣在掉電的情況下非易失地保存數(shù)據(jù)，使用比EPROM方便；

(4)對硬件電路要求簡單，無需專用電路。5.4.4EEPROM(電可擦除的PROM)2/1/202347

2.典型芯片2817A ·容量2K×8位

·+5V電源，寫入時自動擦除原內容

·

最大讀取時間250ns,擦/寫時間約10ms

·

可擦寫10,000次,數(shù)據(jù)可保持10年 5.4.4EEPROM(電可擦除的PROM)2/1/202348

·EPROM—擦除、改寫全部內容寫入/擦除需專用設備

·EEPROM—擦除:全片以字節(jié)為單元EEPROM和EEPROM的區(qū)別2/1/202349

閃速存儲器－－快速擦寫存儲器或快閃存儲器，簡稱閃存。在不加電的情況下，信息可以保持10年，又能在線擦除和重寫。閃速存儲器的編程方法與E2PROM相同。閃速存儲器既具有ROM非易失性的優(yōu)點，又有很高的存取速度，既可讀又可寫，具有集成度高、價格低、耗電省等優(yōu)點。5.4.5閃速存儲器(FlashMemory)2/1/202350

1.特點：(1)非易失性(2)可進行整片、字節(jié)、區(qū)塊或頁面的擦除和編程操作，從而提高了應用的靈活性。(3)可進行快速頁面寫入(一般為幾十到200ns)。(4)信息存儲密度高。5.4.5閃速存儲器(FlashMemory)2/1/2023512.Flash的應用存儲卡來取代磁盤，大量用于便攜式計算機、數(shù)碼相機、MP3播放器等設備中。替代靜態(tài)RAM和動態(tài)RAM。5.4.5閃速存儲器(FlashMemory)2/1/2023525.5存儲器與CPU的接口這是本章的重點內容SRAM、EPROM與CPU的連接譯碼方法同樣適合I/O端口2/1/2023535.5.1存儲器與CPU接口的一般問題存儲芯片與CPU總線的連接，有兩個很重要的問題：CPU的總線負載能力CPU能否帶動總線上包括存儲器在內的連接器件？存儲芯片與CPU總線時序的配合CPU能否與存儲器的存取速度相配合？2/1/2023541.總線驅動能力CPU的總線驅動能力有限單向傳送的地址和控制總線，可采用三態(tài)鎖存器和三態(tài)單向驅動器等來加以鎖存和驅動雙向傳送的數(shù)據(jù)總線，可以采用三態(tài)雙向驅動器來加以驅動常用的芯片有：

74LS244－單向8位地址總線驅動器

74LS245－雙向8位數(shù)據(jù)總線驅動器

Intel8286/828774LS373－8位地址鎖存器等

Intel8282/82832/1/2023552.時序配合分析存儲器的存取速度是否滿足CPU總線時序的要求如果不能滿足：考慮更換存儲芯片總線周期中插入等待狀態(tài)TW時序配合是連接中的難點2/1/202356CPU←→MEM交換信息時：

①

CPU給出地址

②

送出讀/寫命令

③

通過DB交換信息

CPU：送地址信號—讀數(shù)據(jù)(DB上)時序要配合MEM：地址信號有效—DATA→DB上要求：

當CPU發(fā)出讀數(shù)據(jù)信號時，存儲器已把數(shù)據(jù)輸出并穩(wěn)定在數(shù)據(jù)總線上。2.時序配合2/1/202357存儲芯片與CPU總線時序的配合—CPU能否與存儲器的存取速度相配合。

(1)存儲器的“存取周期”TAC應小于CPU的總線讀寫周期，并留出一定余量(如30％)。

(2)在存儲芯片的讀周期中，當芯片選中時，從輸出允許OE*有效到數(shù)據(jù)輸出并穩(wěn)定的時間，應小于CPU讀命令RD*的有效維持時間。同樣，在存儲芯片的寫周期中，當芯片選中，從寫入允許WE*有效到數(shù)據(jù)可靠寫入的時間，應小于CPU寫命令WR*的有效維持時間。2.時序配合2/1/2023583.芯片的選擇

類型、容量 靜態(tài)智能儀表、小型控制系統(tǒng)

RAM—用戶程序動態(tài)計算機產品（大容量）類型

EPROM產品研制

ROMEEPROM

PROM大批量產品

掩ROMFlash代替小型磁盤

容量：根據(jù)需要選擇合適容量的芯片2/1/2023595.5.2存儲器容量的擴展擴展方法：①

擴充字長(位數(shù)擴充) ②擴充字數(shù)(單元數(shù)擴充)

③擴充字、位數(shù)1、位擴展—增加DB數(shù)目用8K×8的靜態(tài)RAM芯片SRAM6264擴充為8K×16

的芯片組。需2片2/1/2023601、位擴展2/1/202361

·地址A0~A12：2片分別相連

·控制CS1,CS2,WE,OE：2片分別相連

·數(shù)據(jù)每片代表8位，2片→16位高8位D8~D15(1#)

低8位D0~D7(0#)

CPU訪問該8K×16芯片組時:

地址同時信號

2個芯片,選中每片的同一地址單元控制內容↓↑

DB1、位擴展2/1/2023622、字擴展—片間尋址—增加AB數(shù)目當位數(shù)滿足要求，字數(shù)(單元數(shù))不夠，則需要擴充字數(shù)。用若干芯片（組）→新的芯片組

如：8K×8的芯片→32K×8

則需要8K×8芯片（組）4片（組）

2/1/2023632、字擴展—片間尋址—增加AB數(shù)目2/1/2023642、字擴展—片間尋址—增加AB數(shù)目四個8K×8芯片組：地址A0~A12

數(shù)據(jù)D0~D7分別相連

控制WE等增加兩位地址信號A13、A14

→產生片選信號

·A0~A12——實現(xiàn)片內尋址

·A13~A14——實現(xiàn)片間尋址A0~A14——可選中某個單元，各片地址范圍：

P237表5.6

2/1/2023653、字位全擴展

當同時擴充單元數(shù)和位數(shù)時，

如：用8K×8芯片→16K×16

存儲區(qū)

需要2×2個芯片先擴充位數(shù)，2個芯片一組

再擴充單元數(shù)，2個芯片組

→16K×162/1/2023663、字位全擴展

2/1/2023675.5.38086/8088CPU與存儲器連接

CPU對存儲器讀/寫操作：①CPU在AB上給出地址信號

②發(fā)出讀/寫控制信號

③在DB上進行信息交換

連接：地址線、數(shù)據(jù)線和控制線的連接。

注意：

①驅動能力

②時序配合

③片選和地址分配2/1/202368信號連接1.存儲芯片的數(shù)據(jù)線2.存儲芯片的地址線3.存儲芯片的片選端4.存儲芯片的讀寫控制線2/1/2023691.存儲芯片數(shù)據(jù)線的處理若芯片的數(shù)據(jù)線正好滿足（8根）：一次可從芯片中訪問到8位數(shù)據(jù)全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連若芯片的數(shù)據(jù)線不足（8根）：一次不能從一個芯片中訪問到8位數(shù)據(jù)利用多個芯片擴充數(shù)據(jù)位這個擴充方式簡稱“位擴充”2/1/2023702114（1）A9～A0I/O4～I/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I/O1CECE多個位擴充的存儲芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)其它連接都一樣這些芯片應被看作是一個整體常被稱為“芯片組”位擴充2/1/2023712.存儲芯片的讀寫控制芯片OE*與系統(tǒng)的讀命令線相連當芯片被選中、且讀命令有效時，存儲芯片將開放并驅動數(shù)據(jù)到總線芯片WE*與系統(tǒng)的寫命令線相連當芯片被選中、且寫命令有效時，允許總線數(shù)據(jù)寫入存儲芯片2/1/2023723.存儲芯片地址線的連接芯片的地址線通常應全部與系統(tǒng)的低位地址總線相連尋址時，這部分地址的譯碼是在存儲芯片內完成的，我們稱為“片內譯碼”2/1/202373片內譯碼A9～A0存儲芯片000H001H002H…3FDH3FEH3FFH全0全1000000000000000000010000000010…111111110111111111101111111111范圍（16進制)A9~A02/1/2023744.存儲芯片片選端的譯碼存儲系統(tǒng)常需利用多個存儲芯片擴充容量，也就是擴充了主存儲器地址范圍這種擴充簡稱為“地址擴充”或“字擴充”進行“地址擴充”，需要利用存儲芯片的片選端對多個存儲芯片（組）進行尋址這個尋址方法，主要通過將存儲芯片的片選端與系統(tǒng)的高位地址線相關聯(lián)來實現(xiàn)2/1/202375地址擴充（字擴充）片選端D7～D0A19～A10A9～A0A9～A0D7～D0CE1K×8（1）A9～A0D7～D0CE譯碼器000000000100000000001K×8（2）2/1/202376⑴譯碼和譯碼器譯碼：將某個特定的“編碼輸入”翻譯為唯一“有效輸出”的過程譯碼電路可以使用門電路組合邏輯譯碼電路更多的是采用集成譯碼器常用的2:4譯碼器：

74LS139常用的3:8譯碼器：74LS138常用的4:16譯碼器：74LS1542/1/202377(2)地址譯碼—片選：片間尋址

譯碼方法有三種：

·譯碼法

全譯碼部分譯碼

·線選法譯碼法—高位地址經過譯碼后作為各芯片的

片選信號。 2/1/202378①全譯碼－－地址連續(xù)、唯一全譯碼：所有的系統(tǒng)地址線均參與對存儲單元的譯碼尋址，包括片內譯碼：低位地址線對芯片內各存儲單元的譯碼尋址片選譯碼：全部高位地址線對存儲芯片的譯碼尋址示例2/1/202379①全譯碼－－地址連續(xù)、唯一2/1/202380①全譯碼－－地址連續(xù)、唯一采用全譯碼，每個存儲單元的地址都是唯一確定的，連續(xù)的，不存在地址重復譯碼電路可能比較復雜、連線也較多圖5.22全譯碼電路的一種實現(xiàn)形式0Y1Y2Y3YG1BA2－4譯碼器++0#1#2#3#1CS1CS1CS1CSA14A15A16A17A18A19+5VA2GB2G2/1/202381②

部分譯碼－－地址連續(xù)、不唯一－－地址重疊部分譯碼：只有部分高位地址線參與對存儲芯片的譯碼

每個存儲單元將對應多個地址（地址重復），需要選取一個可用地址可簡化譯碼電路的設計但系統(tǒng)的部分地址空間將被浪費示例圖5.23部分譯碼實現(xiàn)存儲器擴展2/1/202382地址重復地址重復：一個存儲單元具有多個存儲地址原因：有些高位地址線沒有用、可任意使用地址：出現(xiàn)地址重復時，常選取其中既好用、又不沖突的一個“可用地址” 例如：00000H~07FFFH（基本地址）選取一個可用地址的原則：高位地址全為0高位地址譯碼才更好2/1/202383③線選譯碼－－地址不連續(xù)、不唯一－－地址重疊線選譯碼：只用少數(shù)幾根高位地址線進行芯片的譯碼，且每根負責選中一個芯片（組）圖5.24線選法實現(xiàn)存儲器擴展芯片A19～A17A16～A13A12～A0地址范圍0＃000011100…0至11…10E000H～0FFFFH1＃000101100…0至11…116000H～17FFFH2#000110100…0至11…11A000H～1BFFFH3＃000111000…0至11…11C000H～1DFFFH2/1/202384③線選譯碼－－地址不連續(xù)、不唯一－－地址重疊雖構成簡單，但地址空間嚴重浪費必然會出現(xiàn)地址重復（一個存儲單元對應多個存儲地址）多個存儲單元共用的存儲地址不應使用2/1/202385（3）片選端譯碼小結存儲芯片的片選控制端可以被看作是一根最高位地址線在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括地址空間的選擇（例如接系統(tǒng)的IO/M*信號）和高位地址的譯碼選擇（與系統(tǒng)的高位地址線相關聯(lián)）對一些存儲芯片通過片選無效可關閉內部的輸出驅動機制，起到降低功耗的作用2/1/2023865.5.4存儲器擴展與連接設計舉例存儲器擴展與連接步驟：(1)存儲器地址分配－－根據(jù)系統(tǒng)實際裝機存儲容量，確定存儲器在整個存儲空間中的位置。(2)選擇合適的存儲器芯片，列出地址分配表。位擴展、字擴展(3)選用譯碼器件，畫出相應的地址位圖，依次確定片選和片內單元的地址線，進而畫出片選譯碼電路。(4)畫出存儲器與CPU系統(tǒng)總線的連接圖。2/1/2023875.5.4存儲器擴展與連接設計舉例例5.1試用2732EPROM芯片為某8位微機系統(tǒng)(地址總線寬度為20位)構建一個32KB的程序存儲器，要求存儲器地址范圍為0F8000H～0FFFFFH。2/1/2023885.5.4存儲器擴展與連接設計舉例例5.22/1/2023895.5.4存儲器擴展與連接設計舉例例5.32/1/2023905.6高速緩沖存儲器Cache圖5.31Cache在微機系統(tǒng)中的位置命中率二級CacheL1、L22/1/202391教學要求1.

了解各類半導體存儲器的應用特點2.

熟悉半導體存儲器芯片的結構3.熟悉SRAM和EPROM的引腳功能4.掌握存儲芯片與CPU連接的方法，特別是片選端的處理2/1/20239232K×8的SRAM芯片6225612345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A