半導(dǎo)體存儲(chǔ)器及存儲(chǔ)擴(kuò)展

CollegeofComputerScience&Technology半導(dǎo)體存儲(chǔ)器魯東大學(xué)

LUDONGUNIVERSITY半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器隨機(jī)存取存儲(chǔ)器（RAM）只讀存儲(chǔ)器（ROM）靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）掩膜式ROM（MROM）可編程ROM（PROM）可擦除PROM（EPROM）電可擦除PROM（E2PROM）TTL型RAMMOS型RAM與MOS型比集成度低，速度快，CPU內(nèi)部寄存器魯東大學(xué)

LUDONGUNIVERSITY半導(dǎo)體存儲(chǔ)器-SRAMI.RAMSRAM

基本存儲(chǔ)位結(jié)構(gòu)SRAM芯片讀寫(xiě)控制SRAM芯片管腳舉例DRAM

基本存儲(chǔ)位結(jié)構(gòu)DRAM芯片特點(diǎn)DRAM芯片管腳舉例

行地址選擇T6A’AT5T3

T2T1T4VCC

列地址選擇T8T7I/O

I/O

列所有存儲(chǔ)元共用此電路觸發(fā)器A和A‘原端/反端SRAM-觸發(fā)器存儲(chǔ)原理魯東大學(xué)

LUDONGUNIVERSITY半導(dǎo)體存儲(chǔ)器-SRAMI.RAMSRAM

基本存儲(chǔ)位結(jié)構(gòu)

SRAM芯片讀寫(xiě)控制

SRAM芯片管腳舉例DRAM

基本存儲(chǔ)位結(jié)構(gòu)DRAM芯片特點(diǎn)DRAM芯片管腳舉例A3A0A1A2行地址譯碼列地址譯碼40128731511…………01303…12≥1CSWE≥1數(shù)據(jù)線(xiàn)OE魯東大學(xué)

LUDONGUNIVERSITY半導(dǎo)體存儲(chǔ)器-SRAMA3A0A1A2行地址譯碼列地址譯碼40128731511…………01303…12≥1CSWE≥1數(shù)據(jù)線(xiàn)OEI.RAMSRAM

基本存儲(chǔ)位結(jié)構(gòu)

SRAM芯片讀寫(xiě)控制

SRAM芯片管腳舉例DRAM

基本存儲(chǔ)位結(jié)構(gòu)DRAM芯片特點(diǎn)DRAM芯片管腳舉例魯東大學(xué)

LUDONGUNIVERSITY半導(dǎo)體存儲(chǔ)器-SRAMA3A0A1A2行地址譯碼列地址譯碼40128731511…………01303…12≥1CSWE≥1數(shù)據(jù)線(xiàn)OEI.RAMSRAM

基本存儲(chǔ)位結(jié)構(gòu)

SRAM芯片讀寫(xiě)控制

SRAM芯片管腳舉例DRAM

基本存儲(chǔ)位結(jié)構(gòu)DRAM芯片特點(diǎn)DRAM芯片管腳舉例魯東大學(xué)

LUDONGUNIVERSITY半導(dǎo)體存儲(chǔ)器-SRAMA3A0A1A2行地址譯碼列地址譯碼40128731511…………01303…12≥1CSWE≥1數(shù)據(jù)線(xiàn)OEI.RAMSRAM

基本存儲(chǔ)位結(jié)構(gòu)

SRAM芯片讀寫(xiě)控制

SRAM芯片管腳舉例DRAM

基本存儲(chǔ)位結(jié)構(gòu)DRAM芯片特點(diǎn)DRAM芯片管腳舉例魯東大學(xué)

LUDONGUNIVERSITY半導(dǎo)體存儲(chǔ)器-SRAMA3A0A1A2行地址譯碼列地址譯碼40128731511…………01303…12≥1CSWE≥1數(shù)據(jù)線(xiàn)OEI.RAMSRAM

基本存儲(chǔ)位結(jié)構(gòu)

SRAM芯片讀寫(xiě)控制

SRAM芯片管腳舉例DRAM

基本存儲(chǔ)位結(jié)構(gòu)DRAM芯片特點(diǎn)DRAM芯片管腳舉例魯東大學(xué)

LUDONGUNIVERSITY半導(dǎo)體存儲(chǔ)器-SRAMI.RAMSRAM

基本存儲(chǔ)位結(jié)構(gòu)

SRAM芯片讀寫(xiě)控制

SRAM芯片管腳舉例DRAM

基本存儲(chǔ)位結(jié)構(gòu)DRAM芯片特點(diǎn)

DRAM芯片管腳舉例常用RAM芯片型號(hào)

2114(1K*4bit)6116(2K*8b),6264(8K*8b)62128(16K*8b)，62256(32K*8b)21141K*4b數(shù)據(jù)管腳：地址管腳：控制管腳：4根D0~D310根A0~A9CSWE2114VCCGNDCSWED0D1D2D3A7A8A9A6A5A4A3A0A1A2魯東大學(xué)

LUDONGUNIVERSITY半導(dǎo)體存儲(chǔ)器-SRAMI.RAMSRAM

基本存儲(chǔ)位結(jié)構(gòu)

SRAM芯片讀寫(xiě)控制

SRAM芯片管腳舉例DRAM

基本存儲(chǔ)位結(jié)構(gòu)DRAM芯片特點(diǎn)

DRAM芯片管腳舉例常用RAM芯片型號(hào)

2114(1K*4bit)

6116(2K*8b)

,6264(8K*8b)62128(16K*8b)，62256(32K*8b)61162K*8b數(shù)據(jù)管腳：地址管腳：控制管腳：8根D0~D711根A0~A10CSWEOE6116VCCGNDCSWEA7A8A9A6A5A4A3A0A1A2D0D1D2D5D4D3D7D6A10OE魯東大學(xué)

LUDONGUNIVERSITY半導(dǎo)體存儲(chǔ)器-DRAMI.RAMSRAM

基本存儲(chǔ)位結(jié)構(gòu)SRAM芯片讀寫(xiě)控制SRAM芯片管腳舉例DRAM

基本存儲(chǔ)位結(jié)構(gòu)DRAM芯片特點(diǎn)DRAM芯片管腳舉例讀出再生放大器T2列選擇線(xiàn)YC

T1行選擇線(xiàn)X數(shù)據(jù)I/O線(xiàn)讀出過(guò)程寫(xiě)入過(guò)程電容儲(chǔ)電原理數(shù)據(jù)線(xiàn)有電流，讀出1寫(xiě)入1，充電寫(xiě)入0，放電破壞性讀出需再生魯東大學(xué)

LUDONGUNIVERSITY半導(dǎo)體存儲(chǔ)器-DRAMI.RAMSRAM

基本存儲(chǔ)位結(jié)構(gòu)SRAM芯片讀寫(xiě)控制SRAM芯片管腳舉例DRAM

基本存儲(chǔ)位結(jié)構(gòu)DRAM芯片特點(diǎn)

DRAM芯片管腳舉例與SRAM不同，DRAM芯片通常設(shè)計(jì)為位結(jié)構(gòu)即，每個(gè)存儲(chǔ)單元只有1位常用的DRAM，如：2116（16K*1bit）2118（8K*1bit）2164（64K*1bit）21256（256K*1bit）容量64K*1bit數(shù)據(jù)線(xiàn)兩根

Din,Dout地址線(xiàn)8根(復(fù)用)A0~A7控制線(xiàn)3根CASRASWE2164VCCGNDWEA6A5A4A3A0A1A2DINCASRASA7DOUTNC魯東大學(xué)

LUDONGUNIVERSITY半導(dǎo)體存儲(chǔ)器-DRAMI.RAMSRAM

基本存儲(chǔ)位結(jié)構(gòu)SRAM芯片讀寫(xiě)控制SRAM芯片管腳舉例DRAM

基本存儲(chǔ)位結(jié)構(gòu)

DRAM芯片特點(diǎn)DRAM芯片管腳舉例與SRAM相比，DRAM具有以下特點(diǎn)：相同點(diǎn)：內(nèi)部存儲(chǔ)矩陣結(jié)構(gòu)同SRAM不同點(diǎn)：DRAM集成度高芯片容量大地址線(xiàn)根數(shù)多采用行/列地址復(fù)用管腳，分兩次送入地址①采用行/列地址復(fù)用管腳，以減少芯片管腳數(shù)DRAM采用電容存電原理電容的電阻并非∝電容電荷流失前，需要重新充電DRAM需要?jiǎng)討B(tài)刷新②DRAM需要?jiǎng)討B(tài)刷新按行進(jìn)行刷新，刷新周期2ms刷新只需行地址地址由芯片內(nèi)部產(chǎn)生刷新過(guò)程中，不能進(jìn)行存儲(chǔ)操作DRAM的動(dòng)態(tài)刷新魯東大學(xué)

LUDONGUNIVERSITYDRAM動(dòng)態(tài)刷新刷新：讀出原信息后，放大后，再重新寫(xiě)入的再生過(guò)程。刷新周期：2ms刷新方式：逐行刷新在刷新周期內(nèi)，需要對(duì)所有的單元再生集中刷新方式分散刷新方式異步刷新方式e.g

128行×128列結(jié)構(gòu)DRAM存取周期0.5us機(jī)制簡(jiǎn)單，死時(shí)間長(zhǎng)無(wú)死時(shí)間，但存儲(chǔ)周期長(zhǎng)，效率低死時(shí)間短不影響存儲(chǔ)周期①集中刷新“死時(shí)間率”為128/4000×100%=3.2%“死區(qū)”為0.5μs×128=64μs周期序號(hào)地址序號(hào)tc0123871387201tctctctc3999VW01127讀/寫(xiě)或維持刷新讀/寫(xiě)或維持3872個(gè)周期（1984）128個(gè)周期（64刷新時(shí)間間隔（2ms）刷新序號(hào)???????μsμstcXtcY??????DRAM的動(dòng)態(tài)刷新tC=tM+tR讀寫(xiě)刷新無(wú)“死區(qū)”②分散刷新(存取周期為0.5μs

+0.5μs)W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新間隔128個(gè)讀寫(xiě)周期③異步刷新方式將刷新安排在指令譯碼階段，不會(huì)出現(xiàn)“死區(qū)”“死區(qū)”為0.5μs若每隔15.6μs刷新一行而且每行每2ms刷新一次W/RW/RW/RtRtCREF0W/RW/RW/RW/R2ms/128

刷新一行tCtCW/R魯東大學(xué)

LUDONGUNIVERSITY半導(dǎo)體存儲(chǔ)器-ROMII.ROMMROM

PROMEPROMEEPROMFLASHMEMORY

VCC

D0

D1

D2地址譯碼器

A0A1存儲(chǔ)‘0’，有mos管MROM,出廠(chǎng)時(shí)，存儲(chǔ)信息已固定，不可更改魯東大學(xué)

LUDONGUNIVERSITY半導(dǎo)體存儲(chǔ)器-ROMII.ROMMROMPROMEPROMEEPROMFLASHMEMORY

存儲(chǔ)‘1’，對(duì)應(yīng)位熔絲完好寫(xiě)入‘0’，對(duì)應(yīng)位熔絲熔斷行線(xiàn)列線(xiàn)VCCPROM允許一次性編程魯東大學(xué)

LUDONGUNIVERSITY半導(dǎo)體存儲(chǔ)器-ROMII.ROMMROMPROMEPROMEEPROMFLASHMEMORY

EPROM允許多次編程在次寫(xiě)入前需要將內(nèi)容全部擦除字選線(xiàn)浮置柵場(chǎng)效應(yīng)管Vcc位線(xiàn)浮置柵場(chǎng)效應(yīng)管存儲(chǔ)數(shù)據(jù)有浮置柵，存儲(chǔ)0無(wú)浮置柵，存儲(chǔ)1紫外光擦除，擦除后，內(nèi)容為全1魯東大學(xué)

LUDONGUNIVERSITY半導(dǎo)體存儲(chǔ)器-ROMII.ROMMROMPROMEPROMEEPROMFLASHMEMORY

27系列常用EPROM與同容量SRAM管腳兼容2716,2732,2764,27128,27256,27512等2716(2K*8bit)GND2716VCCVPPA7A8A9A6A5A4A3A0A1A2D0D1D2D5D4D3D7D6A10OECEPGM地址管腳和數(shù)據(jù)管腳由容量決定，同SRAM相比不同點(diǎn)：只讀，WE管腳換為VPP編程電壓管腳片選管腳，CE同時(shí)復(fù)用編程脈沖管腳EPROM控制管腳魯東大學(xué)

LUDONGUNIVERSITY半導(dǎo)體存儲(chǔ)器-ROMII.ROMMROMPROMEPROMEEPROMFLASHMEMORY

與EPROM相比，EEPROM具有以下特點(diǎn)：電可擦，不需要單獨(dú)擦除器件不需要額外的編程電壓EEPROM使用方法與RAM類(lèi)似可直接讀/寫(xiě)，寫(xiě)之前對(duì)應(yīng)單元擦除集成度比EPROM低，容量小但存取速度比RAM慢的多魯東大學(xué)

LUDONGUNIVERSITY半導(dǎo)體存儲(chǔ)器-ROMII.ROMMROMPROMEPROMEEPROMFLASHMEMORY

FLASHMEMORY閃存改善EEPROM集成度低，速度慢的問(wèn)題具有以下特點(diǎn)：①功能近似于RAM，可在系統(tǒng)進(jìn)行讀/寫(xiě)操作②集成度高，價(jià)格低，可靠性高③擦寫(xiě)速度快，可擦寫(xiě)次數(shù)多④只能按頁(yè)/塊進(jìn)行擦除，不能對(duì)字擦除FLASHMEMORY-各種存儲(chǔ)卡魯東大學(xué)

LUDONGUNIVERSITY存儲(chǔ)器擴(kuò)展技術(shù)3.存儲(chǔ)器擴(kuò)展技術(shù)I.存儲(chǔ)器的擴(kuò)展方法

由于單芯片容量有限，需要使用多塊存儲(chǔ)器芯片構(gòu)成系統(tǒng)的存儲(chǔ)器-存儲(chǔ)器的擴(kuò)展考慮多塊芯片與系統(tǒng)總線(xiàn)之間數(shù)據(jù)線(xiàn)的連接地址線(xiàn)的連接控制線(xiàn)的連接魯東大學(xué)

LUDONGUNIVERSITY位擴(kuò)展存儲(chǔ)器擴(kuò)展技術(shù)3.存儲(chǔ)器擴(kuò)展技術(shù)I.存儲(chǔ)器的擴(kuò)展方法

問(wèn)題1：用兩塊2114（1K*4bit）構(gòu)成1K*8bit的存儲(chǔ)空間1K*4bit1K*8bit目標(biāo)存儲(chǔ)器存儲(chǔ)單元長(zhǎng)度比使用的單芯片的單元長(zhǎng)度長(zhǎng)需要進(jìn)行存儲(chǔ)單元長(zhǎng)度的擴(kuò)展擴(kuò)展需要芯片數(shù)=要求存儲(chǔ)容量單片存儲(chǔ)容量∴需要1K*8bit/（1K*4bit）=2片魯東大學(xué)

LUDONGUNIVERSITY位擴(kuò)展存儲(chǔ)器擴(kuò)展技術(shù)3.存儲(chǔ)器擴(kuò)展技術(shù)I.存儲(chǔ)器的擴(kuò)展方法

問(wèn)題1：用兩塊2114（1K*4bit）構(gòu)成1K*8bit的存儲(chǔ)空間10根地址線(xiàn)4根數(shù)據(jù)線(xiàn)10根地址線(xiàn)8根數(shù)據(jù)線(xiàn)10根地址線(xiàn)4根數(shù)據(jù)線(xiàn)1K*4bit1K*8bit1K*4bit高4根數(shù)據(jù)線(xiàn)低4根數(shù)據(jù)線(xiàn)用于位擴(kuò)展的芯片，地址空間相同，地址線(xiàn)和片選線(xiàn)連接相同各芯片的數(shù)據(jù)線(xiàn)分別連接數(shù)據(jù)線(xiàn)的不同段魯東大學(xué)

LUDONGUNIVERSITYDD????D047位擴(kuò)展存儲(chǔ)器擴(kuò)展技術(shù)3.存儲(chǔ)器擴(kuò)展技術(shù)I.存儲(chǔ)器的擴(kuò)展方法

問(wèn)題1：用兩塊2114（1K*4bit）構(gòu)成1K*8bit的存儲(chǔ)空間地址線(xiàn)和片選線(xiàn)連接相同數(shù)據(jù)線(xiàn)分別連接不同段9AA0???21142114CSWE魯東大學(xué)

LUDONGUNIVERSITY位擴(kuò)展存儲(chǔ)器擴(kuò)展技術(shù)3.存儲(chǔ)器擴(kuò)展技術(shù)I.存儲(chǔ)器的擴(kuò)展方法

問(wèn)題2：用1K×8位存儲(chǔ)芯片組成2K×8位的存儲(chǔ)器地址線(xiàn)和片選線(xiàn)連接相同數(shù)據(jù)線(xiàn)分別連接不同段1K×8位2K×8位單芯片存儲(chǔ)單元的個(gè)數(shù)不夠∴多片芯片擴(kuò)展存儲(chǔ)單元的數(shù)量字?jǐn)U展擴(kuò)展所需芯片的數(shù)量：2K×8位1K×8位=2片1K×8位1K×8位=2K×8位10根地址線(xiàn)8根數(shù)據(jù)線(xiàn)10根地址線(xiàn)8根數(shù)據(jù)線(xiàn)11根地址線(xiàn)8根數(shù)據(jù)線(xiàn)?數(shù)據(jù)線(xiàn)連接相同，依次連接到系統(tǒng)數(shù)據(jù)線(xiàn)上魯東大學(xué)

LUDONGUNIVERSITY1K×8位1K×8位=2K×8位位擴(kuò)展存儲(chǔ)器擴(kuò)展技術(shù)3.存儲(chǔ)器擴(kuò)展技術(shù)I.存儲(chǔ)器的擴(kuò)展方法

問(wèn)題2：用1K×8位存儲(chǔ)芯片組成2K×8位的存儲(chǔ)器地址線(xiàn)和片選線(xiàn)連接相同數(shù)據(jù)線(xiàn)分別連接不同段字?jǐn)U展地址線(xiàn)連接分析1KB空間1KB空間0A10數(shù)據(jù)線(xiàn)連接相同，依次連接到系統(tǒng)數(shù)據(jù)線(xiàn)上A9A8A7A6A5A4A3A2A1A00000000000…11111111110000000000…1111111111011芯片地址管腳連接到地址總線(xiàn)低位地址總線(xiàn)的高位用于選擇不同的芯片，即生成片選邏輯地址管腳連接地址總線(xiàn)低位地址總線(xiàn)的高位生成片選魯東大學(xué)

LUDONGUNIVERSITY位擴(kuò)展存儲(chǔ)器擴(kuò)展技術(shù)3.存儲(chǔ)器擴(kuò)展技術(shù)I.存儲(chǔ)器的擴(kuò)展方法

問(wèn)題2：用1K×8位存儲(chǔ)芯片組成2K×8位的存儲(chǔ)器地址線(xiàn)和片選線(xiàn)連接相同數(shù)據(jù)線(xiàn)分別連接不同段字?jǐn)U展數(shù)據(jù)線(xiàn)連接相同，依次連接到系統(tǒng)數(shù)據(jù)線(xiàn)上地址管腳連接地址總線(xiàn)低位地址總線(xiàn)的高位生成片選????WEA101K

×

8b1K

×

8b???A1A0???A9D7D0???CS1CS0

1???????魯東大學(xué)

LUDONGUNIVERSITY位擴(kuò)展存儲(chǔ)器擴(kuò)展技術(shù)3.存儲(chǔ)器擴(kuò)展技術(shù)I.存儲(chǔ)器的擴(kuò)展方法

問(wèn)題3:用2114構(gòu)成2K*8的RAM地址線(xiàn)和片選線(xiàn)連接相同數(shù)據(jù)線(xiàn)分別連接不同段字?jǐn)U展數(shù)據(jù)線(xiàn)連接相同，依次連接到系統(tǒng)數(shù)據(jù)線(xiàn)上地址管腳連接地址總線(xiàn)低位地址總線(xiàn)的高位生成片選即使用1K*4b的芯片構(gòu)成2K*8bRAM既需要進(jìn)行字?jǐn)U展，又需要進(jìn)行位擴(kuò)展字位擴(kuò)展需要芯片數(shù)量：1K*4b2K*8b=2*2=4片位擴(kuò)展2片1K*8需要2組1K*8b字位同時(shí)擴(kuò)展時(shí)用于位擴(kuò)展的組內(nèi)遵循位擴(kuò)展連接規(guī)則用于字?jǐn)U展的各組遵循字?jǐn)U展連接規(guī)則魯東大學(xué)

LUDONGUNIVERSITY位擴(kuò)展存儲(chǔ)器擴(kuò)展技術(shù)3.存儲(chǔ)器擴(kuò)展技術(shù)I.存儲(chǔ)器的擴(kuò)展方法

問(wèn)題3:用2114構(gòu)成2K*8的RAM地址線(xiàn)和片選線(xiàn)連接相同數(shù)據(jù)線(xiàn)分別連接不同段字?jǐn)U展數(shù)據(jù)線(xiàn)連接相同，依次連接到系統(tǒng)數(shù)據(jù)線(xiàn)上地址管腳連接地址總線(xiàn)低位地址總線(xiàn)的高位生成片選字位擴(kuò)展DD????D047WE21142114211421149AA0??????A10

1CSCSCSCS魯東大學(xué)

LUDONGUNIVERSITY存儲(chǔ)器擴(kuò)展技術(shù)3.存儲(chǔ)器擴(kuò)展技術(shù)I.存儲(chǔ)器的擴(kuò)展方法

位擴(kuò)展字?jǐn)U展字位擴(kuò)展II.存儲(chǔ)器的尋址問(wèn)題CPU存儲(chǔ)器地址線(xiàn)地址線(xiàn)根數(shù)多于單芯片地址線(xiàn)根數(shù)CPU地址線(xiàn)低位連接芯片地址線(xiàn)CPU地址線(xiàn)高位選擇存儲(chǔ)芯片CPU地址線(xiàn)高位生成各芯片片選信號(hào)線(xiàn)選法全譯碼片選法局部譯碼片選法各芯片片選芯片的生成魯東大學(xué)

LUDONGUNIVERSITY存儲(chǔ)器擴(kuò)展技術(shù)每塊存儲(chǔ)芯片（I/O接口芯片）使用一根地址線(xiàn)作為片選信號(hào)適用于：存儲(chǔ)容量不大，芯片數(shù)不多的系統(tǒng)EX:CPU有16根地址線(xiàn)，擴(kuò)展16KB的存儲(chǔ)空間，使用4K*8b的芯片分析：CPU地址線(xiàn)A0~A15,共64KB空間擴(kuò)展16KB，需4塊4K*8b的芯片4K*8b芯片地址管腳A0~A11，共12根將芯片A0~A11連接到CPUA0~A11CPU的A12~A15分別作4塊芯片的片選線(xiàn)3.存儲(chǔ)器擴(kuò)展技術(shù)I.存儲(chǔ)器的擴(kuò)展方法

II.存儲(chǔ)器的尋址問(wèn)題各芯片片選信號(hào)的生成線(xiàn)選法魯東大學(xué)

LUDONGUNIVERSITY片1地址范圍A11~A0片2地址范圍片3地址范圍片4地址范圍0~01~10~01~10~01~10~01~1存儲(chǔ)器擴(kuò)展技術(shù)EX:CPU有16根地址線(xiàn)，擴(kuò)展16KB的存儲(chǔ)空間，使用4K*8b的芯片將芯片A0~A11連接到CPUA0~A11CPU的A12~A15分別作4塊芯片的片選線(xiàn)A15A14A13A12110

1110110111011011101101110111防止出現(xiàn)地址重疊浪費(fèi)48KB空間3.存儲(chǔ)器擴(kuò)展技術(shù)I.存儲(chǔ)器的擴(kuò)展方法

II.存儲(chǔ)器的尋址問(wèn)題各芯片片選信號(hào)的生成線(xiàn)選法每芯片使用一根高地址線(xiàn)作片選不需譯碼，但空間浪費(fèi)可能出現(xiàn)地址重疊魯東大學(xué)

LUDONGUNIVERSITY存儲(chǔ)器擴(kuò)展技術(shù)CPU高位全部參與譯碼，生成的譯碼信號(hào)作為各芯片的片選邏輯充分利用CPU存儲(chǔ)空間將單芯片準(zhǔn)確定位到CPU某一存儲(chǔ)地址空間EX:CPU有16根地址線(xiàn)，擴(kuò)展16KB的存儲(chǔ)空間，使用4K*8b的芯片CPU高4位A15~A12全部參與譯碼產(chǎn)生16根譯碼線(xiàn)4片4K*8b只使用其中4根余下的12根譯碼線(xiàn)-48KB空間保留圖示3.存儲(chǔ)器擴(kuò)展技術(shù)I.存儲(chǔ)器的擴(kuò)展方法

II.存儲(chǔ)器的尋址問(wèn)題各芯片片選信號(hào)的生成線(xiàn)選法每芯片使用一根高地址線(xiàn)作片選不需譯碼，但空間浪費(fèi)可能出現(xiàn)地址重疊全譯碼片選法魯東大學(xué)

LUDONGUNIVERSITY存儲(chǔ)器擴(kuò)展技術(shù)3.存儲(chǔ)器擴(kuò)展技術(shù)I.存儲(chǔ)器的擴(kuò)展方法

II.存儲(chǔ)器的尋址問(wèn)題各芯片片選信號(hào)的生成線(xiàn)選法每芯片使用一根高地址線(xiàn)作片選不需譯碼，但空間浪費(fèi)可能出現(xiàn)地址重疊全譯碼片選法充分利用CPU存儲(chǔ)空間準(zhǔn)確定位地址空間全部高地址線(xiàn)譯碼，產(chǎn)生片選局部譯碼片選法只對(duì)部分高位地址線(xiàn)譯碼其余高位線(xiàn)不用EX:CPU有16根地址線(xiàn)，擴(kuò)展16KB的存儲(chǔ)空間，使用4K*8b的芯片擴(kuò)展4塊芯片，產(chǎn)生4個(gè)片選，只需兩位高地址進(jìn)行譯碼對(duì)A15和A14進(jìn)行譯碼，A12,A11不用圖示簡(jiǎn)化譯碼以浪費(fèi)存儲(chǔ)空間為代價(jià)簡(jiǎn)化譯碼空間浪費(fèi)常用常用魯東大學(xué)

LUDONGUNIVERSITY存儲(chǔ)器擴(kuò)展技術(shù)3.存儲(chǔ)器擴(kuò)展技術(shù)I.存儲(chǔ)器的擴(kuò)展方法

II.存儲(chǔ)器的尋址問(wèn)題III.存儲(chǔ)器與CPU的連接總線(xiàn)負(fù)載能力存儲(chǔ)器與CPU之間速度匹配問(wèn)題存儲(chǔ)器的組織地址分配→片選邏輯內(nèi)存空間用戶(hù)區(qū)系統(tǒng)區(qū)RAMROM根據(jù)地址空間范圍確定容量合理選擇芯片生成每塊芯片片選邏輯魯東大學(xué)

LUDONGUNIVERSITY存儲(chǔ)器擴(kuò)展技術(shù)3.存儲(chǔ)器擴(kuò)展技術(shù)I.存儲(chǔ)器的擴(kuò)展方法

II.存儲(chǔ)器的尋址問(wèn)題III.存儲(chǔ)器與CPU的連接總線(xiàn)負(fù)載能力存儲(chǔ)器與CPU之間速度匹配問(wèn)題存儲(chǔ)器的組織地址分配→片選邏輯CPU與存儲(chǔ)器的連接重點(diǎn)掌握SRAM和EPROM與CPU的連接具有管腳兼容的特點(diǎn)與CPU連接的一般連接方法芯片片選信號(hào)由CPU高位地址線(xiàn)生成芯片讀/寫(xiě)信號(hào)與CPU讀/寫(xiě)控制信號(hào)連接芯片數(shù)據(jù)線(xiàn)與CPU數(shù)據(jù)線(xiàn)連接①根據(jù)容量要求確定擴(kuò)展芯片數(shù)量和類(lèi)型②芯片各管腳與CPU管腳的連接芯片地址線(xiàn)與CPU低地址線(xiàn)連接注：芯片數(shù)據(jù)線(xiàn)根數(shù)少于CPU數(shù)據(jù)線(xiàn)根數(shù)時(shí)，必須進(jìn)行位擴(kuò)展魯東大學(xué)

LUDONGUNIVERSITY8086與存儲(chǔ)芯片的連接8086特殊性奇存儲(chǔ)體偶存儲(chǔ)體D0~D7A0=0,體選信號(hào)A0D8~D15A0=1,體選信號(hào)BHE∴8086存儲(chǔ)器應(yīng)采用兩組8位單元長(zhǎng)度芯片與D0~D7連接-偶體，生成CS應(yīng)考慮CPU高地址部分和A0=0

與D18~D15連接-奇體，生成CS應(yīng)考慮CPU高地址部分和BHE=0∴芯片地址管腳連接8086從A1開(kāi)始的低地址∵奇/偶體A0固定∵8086訪(fǎng)存/IO需要M/IO信號(hào)區(qū)分∴應(yīng)考慮M/IO和讀/寫(xiě)信號(hào)，生成存儲(chǔ)器讀/寫(xiě)信號(hào)與芯片讀/寫(xiě)管腳連接數(shù)據(jù)線(xiàn)16根地址線(xiàn)20根讀/寫(xiě)控制信號(hào)訪(fǎng)存/IO控制信號(hào)魯東大學(xué)

LUDONGUNIVERSITY偶存儲(chǔ)體8086與存儲(chǔ)芯片的連接最小模式8086+基本配置8086與SRAM的連接SRAM芯片2142,容量1K*4bit地址線(xiàn)10根，數(shù)據(jù)線(xiàn)4根，控制線(xiàn)WE,OE,CSA10~A1RDWRM/IOD0~D3SRAM2142A9~A0D3~D0CSOEWEA9~A0D3~D0CSOEWE++奇存儲(chǔ)體A9~A0D3~D0CSOEWEA9~A0D3~D0CSOEWED8~D11D12~D15譯碼器A11~A19A0++BHED4~D7魯東大學(xué)

LUDONGUNIVERSITYA11~A0D7~D0OECS8086與存儲(chǔ)芯片連接8086與EPROM的連接最小模式8086+基本配置EPROM芯片2732,容量4K*8bit地址線(xiàn)12根，數(shù)據(jù)線(xiàn)8根，控制線(xiàn)OE,CSA12~A1D0~D7D8~D15A11~A0D7~D0OECSM/IO+RD奇存儲(chǔ)體偶存儲(chǔ)體譯碼器A13~A19A0++BHE與SRAM連接不同點(diǎn)：沒(méi)有WE信號(hào)，只有OE讀信號(hào)魯東大學(xué)

LUDONGUNIVERSITY8086與存儲(chǔ)芯片的連接EX:設(shè)某微機(jī)系統(tǒng)的內(nèi)存由地址連續(xù)的16KB靜態(tài)RAM組成，起始地址為88000H，存儲(chǔ)器芯片用8K*4的SRAM芯片，CPU為8086①芯片數(shù)量及擴(kuò)展方式的確定②芯片管腳確定，及與CPU的連接要求空間容量16KB,使用8K*4b的芯片16KB/8K*4b=4片∵采用8086CPU，考慮奇/偶存儲(chǔ)體，16KB=8KB奇體+8KB偶體∴4塊芯片進(jìn)行位擴(kuò)展，分別連接到D0~D7(2片偶體)，D8~D15(2片奇體)8K*4容量,可知SRAM芯片管腳地址線(xiàn)13根A0~A12數(shù)據(jù)線(xiàn)4根D0~D3控制線(xiàn)CPU管腳A1~A13D0~D3(片1)D4~D7(片2)D8~D11(片1)D12~D15(片1)OEWERD+M/IOWR+M/IO魯東大學(xué)

LUDONGUNIVERSITY譯碼器74LS138GG2BG2ACBAY0Y1Y2Y3Y4Y5Y6Y774LS138G2BG2AG使能管腳CBA輸出HLL000Y0L,其余H001Y1L,其余H010Y2L,其余H011Y3L,其余H100Y4L,其余H101Y5L,其余H110Y6L,其余H111Y7L,其余HLXXXHXXXHXXXY0~Y7全部輸出H魯東大學(xué)

LUDONGUNIVERSITY74LS138G2BG2AGACBY0Y1Y2Y3Y4Y5Y6Y7A15A14GND0A15A14A12A110000~00110100~01111000~10111100~1111地址范圍0000H~3FFFH4000H~7FFFH8000H~BFFFHC000H~FFFFH每個(gè)片選信號(hào)，可選中16KB的空間芯片容量只有4KB∴造成空間浪費(fèi)VCC魯東大學(xué)

LUDONGUNIVERSITY全譯碼片選法74LS138G2BG2AGACBY0Y1Y2Y3Y4Y5Y6Y774LS138G2BG2AGACBY0Y1Y2Y3Y4Y5Y6Y7A14A13A12A14A13A12A15A15100000~0…00001~10000H~0FFFH00010~0…00011~11000H~1FFFH00100~0…00101~12000H~2FFFH00110~0…00111~13000H~3FFFH01000~0…01001~14000H~4FFFH01010~0…01011~15000H~5FFFH01100~0…01101~16000H~6FFFH01110~0…01111~17000H~7FFFH10000~0…10001~18000H~8FFFH10010~0…10011~19000H~9FFFH10100~0…10101~1A000H~AFFFH10110~0…10111~1B000H~BFFFH11000~0…11001~1C000H~CFFFH11010~0…11011~1D000H~DFFFH11100~0…11101~1E000H~EFFFH11110~0…11111~1F000H~FFFFHVCC魯東大學(xué)

LUDONGUNIVERSITYEPROM控制管腳功能表低低+5V數(shù)據(jù)輸出讀操作X高+5V高阻讀禁止由低到高高+25V數(shù)據(jù)輸入編程操作（寫(xiě)）低低+25V數(shù)據(jù)輸出編程驗(yàn)證低高+25V高阻編程禁止CEPGMOEVPP數(shù)據(jù)管腳操作EPROM正常使用時(shí)CEPGM接片選邏輯VPP接+5VOE接讀控制信號(hào)魯東大學(xué)

LUDONGUNIVERSITYEPROMEPROM外觀EPROM細(xì)部EPROM擦除器魯東大學(xué)

LUDONGUNIVERSITY6116功能框圖128*128存儲(chǔ)矩陣行譯碼0127…列譯碼…0127列I/O輸入數(shù)據(jù)控制………D0D7…控制邏輯CSWEOE……A0A3A10A4魯東大學(xué)

LUDONGUNIVERSITY2164內(nèi)部結(jié)構(gòu)框圖128*128128*128128*128128*128行譯碼行譯碼128讀出放大器128讀出放大器128讀出放大器128讀出放大器列譯碼列