第四章 主存儲(chǔ)器

4.1主存儲(chǔ)器處于全機(jī)中心地位現(xiàn)代計(jì)算機(jī)主存儲(chǔ)器處于全機(jī)中心地位，原因是：(1)當(dāng)前計(jì)算機(jī)正在執(zhí)行的程序和數(shù)據(jù)(除了暫存于CPU寄存器以外的所有原始數(shù)據(jù)、中間結(jié)果和最后結(jié)果)均存放在存儲(chǔ)器中。CPU直接從存儲(chǔ)器取指令或存取數(shù)據(jù)。(2)計(jì)算機(jī)系統(tǒng)中I/O設(shè)備增多，數(shù)據(jù)傳送速度加快，因此采用了直接存儲(chǔ)器存取(DMA)技術(shù)和I/O通道技術(shù)，在存儲(chǔ)器與I/O系統(tǒng)之間直接傳送數(shù)據(jù)。(3)共享存儲(chǔ)器的多處理機(jī)的出現(xiàn)，利用存儲(chǔ)器存放共享數(shù)據(jù)，并實(shí)現(xiàn)處理機(jī)之間的通信，更加強(qiáng)了存儲(chǔ)器作為全機(jī)中心的作用。現(xiàn)在計(jì)算機(jī)中還設(shè)有輔存或外存，用來存放主存的副本和當(dāng)前不在運(yùn)行的程序和數(shù)據(jù)。在程序執(zhí)行過程中，每條指令所需的數(shù)據(jù)及取下一條指令的操作都不能直接訪問輔助存儲(chǔ)器。由于中央處理器是高速器件，而主存的讀寫速度則慢得多，不少指令的執(zhí)行速度與主存儲(chǔ)器技術(shù)的發(fā)展密切相關(guān)。4.2主存儲(chǔ)器分類能用來作為存儲(chǔ)器的器件和介質(zhì)，除了其基本存儲(chǔ)單元有兩個(gè)穩(wěn)定的物理狀態(tài)來存儲(chǔ)二進(jìn)制信息以外，還必須滿足一些技術(shù)上的要求。價(jià)格也是一個(gè)很重要的因素。主存儲(chǔ)器的類型：(1)隨機(jī)存儲(chǔ)器(randomaccessmemory，簡(jiǎn)稱RAM)又稱讀寫存儲(chǔ)器,指通過指令可以隨機(jī)地、個(gè)別地對(duì)存儲(chǔ)單元進(jìn)行訪問，一般訪問所需時(shí)間基本固定，而與存儲(chǔ)單元地址無關(guān)。(2)只讀存儲(chǔ)器(read\|onlymemory,簡(jiǎn)稱ROM)是一種對(duì)其內(nèi)容只能讀不能寫入的存儲(chǔ)器，在制造芯片時(shí)預(yù)先寫入內(nèi)容。它通常用來存放固定不變的程序、漢字字型庫、字符及圖形符號(hào)等。由于它和讀寫存儲(chǔ)器分享主存儲(chǔ)器的同一個(gè)地址空間，故仍屬于主存儲(chǔ)器的一部分。(3)可編程序的只讀存儲(chǔ)器(programmableROM,簡(jiǎn)稱PROM)一次性寫入的存儲(chǔ)器，寫入后，只能讀出其內(nèi)容，而不能再進(jìn)行修改。(4)可擦除可編程序只讀存儲(chǔ)器(erasablePROM,簡(jiǎn)稱EPROM)可用紫外線擦除其內(nèi)容的PROM，擦除后可再次寫入。(5)可用電擦除的可編程只讀存儲(chǔ)器(electricallyEPROM,簡(jiǎn)稱E2PROM)可用電改寫其內(nèi)容的存儲(chǔ)器，近年來發(fā)展起來的快擦型存儲(chǔ)器(flashmemory)具有E2PROM的特點(diǎn)。上述各種存儲(chǔ)器，除了RAM以外，即使停電，仍能保持其內(nèi)容，稱之為“非易失性存儲(chǔ)器”，而RAM為“易失性存儲(chǔ)器”。4.3主存儲(chǔ)器的主要技術(shù)指標(biāo)主存儲(chǔ)器的主要性能指標(biāo)為主存容量、存儲(chǔ)器存取時(shí)間和存儲(chǔ)周期時(shí)間。計(jì)算機(jī)可尋址的最小信息單位是一個(gè)存儲(chǔ)字。一個(gè)存儲(chǔ)字所包括的二進(jìn)制位數(shù)稱為字長(zhǎng)。指令中地址碼的位數(shù)決定了主存儲(chǔ)器的可直接尋址的最大空間。例如，32位超級(jí)微型機(jī)提供32位物理地址，支持對(duì)4G字節(jié)的物理主存空間的訪問。

存儲(chǔ)器的速度存儲(chǔ)器存取時(shí)間(memoryaccesstime)又稱存儲(chǔ)器訪問時(shí)間，是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間。存儲(chǔ)周期(memorycycletime)指連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作(例如連續(xù)兩次讀操作)所需間隔的最小時(shí)間。(存儲(chǔ)周期略大于存取時(shí)間)4.4主存儲(chǔ)器的基本操作主存儲(chǔ)器用來暫時(shí)存儲(chǔ)CPU正在使用的指令和數(shù)據(jù)，它和CPU的關(guān)系最為密切。主存儲(chǔ)器和CPU的連接是由總線支持的?？偩€包括數(shù)據(jù)總線、地址總線和控制總線。CPU通過使用AR(地址寄存器)和DR(數(shù)碼寄存器)和主存進(jìn)行數(shù)據(jù)傳送。控制總線包括控制數(shù)據(jù)傳送的讀(read)、寫(write)和表示存儲(chǔ)器功能完成的(ready)控制線。圖4.1主存儲(chǔ)器與CPU的聯(lián)系“讀”操作CPU需要把信息字的地址送到AR，經(jīng)地址總線送往主存儲(chǔ)器。同時(shí)，CPU應(yīng)用控制線(read)發(fā)一個(gè)“讀”請(qǐng)求。此后，CPU等待從主存儲(chǔ)器發(fā)來的回答信號(hào)，通知CPU“讀”操作完成。主存儲(chǔ)器通過ready線做出回答，若ready信號(hào)為“1”，說明存儲(chǔ)字的內(nèi)容已經(jīng)讀出，并放在數(shù)據(jù)總線上，送入DR。這時(shí)，“取”數(shù)操作完成?！皩憽辈僮鰿PU先將信息字在主存中的地址經(jīng)AR送地址總線，并將信息字送DR。同時(shí)，發(fā)出“寫”命令。此后，CPU等待寫操作完成信號(hào)。主存儲(chǔ)器從數(shù)據(jù)總線接收到信息字并按地址總線指定的地址存儲(chǔ)，然后經(jīng)ready控制線發(fā)回存儲(chǔ)器操作完成信號(hào)。這時(shí)，“存”數(shù)操作完成。從以上討論可見，CPU與主存之間采取異步工作方式，以ready信號(hào)表示一次訪存操作的結(jié)束。4.5讀/寫存儲(chǔ)器(即隨機(jī)存儲(chǔ)器(RAM))

半導(dǎo)體讀/寫存儲(chǔ)器按存儲(chǔ)元件在運(yùn)行中能否長(zhǎng)時(shí)間保存信息來分，有靜態(tài)存儲(chǔ)器和動(dòng)態(tài)存儲(chǔ)器兩種。前者利用雙穩(wěn)態(tài)觸發(fā)器來保存信息，只要不斷電，信息是不會(huì)丟失的；動(dòng)態(tài)存儲(chǔ)器利用MOS電容存儲(chǔ)電荷來保存信息，使用時(shí)需不斷給電容充電才能使信息保持。靜態(tài)存儲(chǔ)器的集成度低，但功耗較大(cache)；動(dòng)態(tài)存儲(chǔ)器的集成度高，功耗小，它主要用于大容量存儲(chǔ)器(主存)。1.靜態(tài)存儲(chǔ)器(SRAM)(1)存儲(chǔ)單元和存儲(chǔ)器圖4.2是MOS靜態(tài)存儲(chǔ)器的存儲(chǔ)單元的線路。圖4.3是用圖4.2所示單元組成的16×1位靜態(tài)存儲(chǔ)器的結(jié)構(gòu)圖。圖4.4所示是1K×1位靜態(tài)存儲(chǔ)器的框圖。圖4.2MOS靜態(tài)存儲(chǔ)器的存儲(chǔ)單元T1，T2工作管T3，T4負(fù)載管T5，T6門控管圖4.3MOS靜態(tài)存儲(chǔ)器結(jié)構(gòu)圖圖4.41K靜態(tài)存儲(chǔ)器框圖(2)開關(guān)特性靜態(tài)存儲(chǔ)器的片選、寫允許、地址和寫入數(shù)據(jù)在時(shí)間配合上有一定要求。圖4.5存儲(chǔ)器芯片讀數(shù)時(shí)間圖4.6描述寫周期的開關(guān)參數(shù)2.動(dòng)態(tài)存儲(chǔ)器(DRAM)(1)存儲(chǔ)單元和存儲(chǔ)器原理圖4.7三管存儲(chǔ)單元電路圖圖4.8單管存儲(chǔ)單元線路圖再生(刷新)DRAM是通過把電荷充積到MOS管的柵極電容或?qū)ｉT的MOS電容中來實(shí)現(xiàn)信息存儲(chǔ)。但是由于電容漏電阻的存在，隨著時(shí)間的增加，其電荷會(huì)逐漸漏掉，從而使存儲(chǔ)的信息丟失。為了保證存儲(chǔ)信息不遭破壞，必須在電荷漏掉以前就進(jìn)行充電，以恢復(fù)原來的電荷。對(duì)于DRAM，再生一般應(yīng)在小于或等于2ms的時(shí)間內(nèi)進(jìn)行一次。SRAM則不同，由于SRAM是以雙穩(wěn)態(tài)電路為存儲(chǔ)單元的，因此它不需要再生。4.6非易失性半導(dǎo)體存儲(chǔ)器DRAM和SRAM均為可任意讀/寫的隨機(jī)存儲(chǔ)器，當(dāng)?shù)綦姇r(shí)，所存儲(chǔ)的內(nèi)容立即消失，所以是易失性存儲(chǔ)器。下面介紹的半導(dǎo)體存儲(chǔ)器，即使停電，所存儲(chǔ)的內(nèi)容也不會(huì)丟失。1.只讀存儲(chǔ)器(ROM)掩模式ROM由芯片制造商在制造時(shí)寫入內(nèi)容，以后只能讀而不能再寫入。其基本存儲(chǔ)原理是以元件的“有/無”來表示該存儲(chǔ)單元的信息(“1”或“0”)，可以用二極管或晶體管作為元件，其存儲(chǔ)內(nèi)容是不會(huì)改變的。2.可編程序的只讀存儲(chǔ)器(PROM)常見的熔絲式PROM是以熔絲的接通和斷開來表示所存的信息為“1”或“0”。剛出廠的產(chǎn)品，其熔絲是全部接通的，使用前，用戶根據(jù)需要斷開某些單元的熔絲(寫入)。斷開后的熔絲是不能再接通了，因此，它是一次性寫入的存儲(chǔ)器。掉電后不會(huì)影響其所存儲(chǔ)的內(nèi)容。3.可擦可編程序的只讀存儲(chǔ)器(EPROM)EPROM是一種可用紫外線擦除,允許用戶多次寫入信息的只讀存儲(chǔ)器,目前廣泛使用的EPROM是用浮動(dòng)?xùn)叛┍雷⑷胄蚆OS管構(gòu)成,叫FAMOS型EPROM。平時(shí),浮動(dòng)?xùn)挪粠щ姾?源極與漏極間沒有導(dǎo)電溝道,處關(guān)閉狀態(tài),表“1”;需寫“0”時(shí)，需在源、漏極間加高電壓（+12V）和編程脈沖,源、漏極間被瞬間擊穿，在PN結(jié)處集聚大量電子，電子通過絕緣層注入到浮動(dòng)?xùn)派?，使浮?dòng)?xùn)艓ж?fù)電，浮動(dòng)?xùn)派系呢?fù)電荷在氧化層下面感應(yīng)出正電荷迫使管子導(dǎo)通，表示“0”信息。高壓撤除后，因浮動(dòng)?xùn)疟欢趸杞^緣層包圍，浮動(dòng)?xùn)派系碾娮訜o處泄漏

P+N基片P+S

浮空多晶硅柵

DEDT3T2EPROM位線字線(b)(a)圖4-20EPROM結(jié)構(gòu)示意圖4.可電擦可編程序只讀存儲(chǔ)器(E2PROM)E2PROM的編程序原理與EPROM相同，但擦除原理完全不同，重復(fù)改寫的次數(shù)有限制(因氧化層被磨損)，一般為10萬次。其讀寫操作可按每個(gè)位或每個(gè)字節(jié)進(jìn)行，類似于SRAM，但每字節(jié)的寫入周期要幾毫秒，比SRAM長(zhǎng)得多。E2PROM每個(gè)存儲(chǔ)單元采用兩個(gè)晶體管。其柵極氧化層比EPROM薄，因此具有電擦除功能。5.快擦除讀寫存儲(chǔ)器(FlashMemory)FlashMemory是在EPROM與E2PROM基礎(chǔ)上發(fā)展起來的，它與EPROM一樣，用單管來存儲(chǔ)一位信息，它與E2PROM相同之處是用電來擦除。但是它只能擦除整個(gè)區(qū)或整個(gè)器件。快擦除讀寫存儲(chǔ)器兼有ROM和RAM兩者的性能，又有ROM，DRAM一樣的高密度。目前價(jià)格已略低于DRAM，芯片容量已接近于DRAM，是唯一具有大存儲(chǔ)量、非易失性、低價(jià)格、可在線改寫和高速度(讀)等特性的存儲(chǔ)器。它是近年來發(fā)展很快很有前途的存儲(chǔ)器。表4.1列出幾種存儲(chǔ)器的主要應(yīng)用存儲(chǔ)器應(yīng)用SRAMcacheDRAM計(jì)算機(jī)主存儲(chǔ)器ROM固定程序，微程序控制存儲(chǔ)器PROM用戶自編程序。用于工業(yè)控制機(jī)或電器中EPROM用戶編寫并可修改程序或產(chǎn)品試制階段試編程序E2PROMIC卡上存儲(chǔ)信息FlashMemory固態(tài)盤，IC卡4.7DRAM的研制與發(fā)展近年來，開展了基于DRAM結(jié)構(gòu)的研究與發(fā)展工作：(1)同步RAM（SynchronousDRAM，SDRAM）SDRAM是一種與主存總線同步運(yùn)行的DRAM。SDRAM在同步脈沖的控制下工作,取消了主存等待時(shí)間,加快了系統(tǒng)速度。(2)雙倍數(shù)據(jù)傳輸率的同步RAM(DoubleDataRateDRAM,DDRRAM）DDR是SDRAM的升級(jí)版本,與SDRAM的主要區(qū)別是:DDR在時(shí)鐘脈沖的上升沿和下降沿都能讀出數(shù)據(jù),即不需提高時(shí)鐘頻率就能加倍提高SDRAM的速度。(3)DDR2DDR2RAM是在DDRSDRAM的基礎(chǔ)上進(jìn)一步改進(jìn)的內(nèi)存技術(shù)。主要改進(jìn)技術(shù)體現(xiàn)在：●采用先進(jìn)的0.09μm制版技術(shù),并把工作電壓由2.5伏降到1.8伏●采用先進(jìn)的4位預(yù)讀取架構(gòu)。此技術(shù)能在每個(gè)時(shí)鐘周期進(jìn)行2次數(shù)據(jù)傳輸,每次傳輸都采用雙倍傳輸率的DDR技術(shù),即每個(gè)時(shí)鐘周期可傳輸4次數(shù)據(jù)。如DDRⅡ533的核心頻率為133MHz,時(shí)鐘頻率為266MHz,而數(shù)據(jù)傳輸率高達(dá)533MHz。(3)DDR3小知識(shí):內(nèi)存不足的原因1．剪貼板占用了太多的內(nèi)存。2．打開的程序太多。3．自動(dòng)運(yùn)行的程序太多。4．系統(tǒng)感染電腦病毒，5．回收站占有大量空間。6．臨時(shí)文件(.tmp)太多。7．程序文件被毀壞。4.8半導(dǎo)體存儲(chǔ)器的組成與控制常用的半導(dǎo)體存儲(chǔ)器芯片有多字一位片和多字多位(4位、8位)片，如16M位容量的芯片可以有16M×1位和4M×4位等種類。1.存儲(chǔ)器容量擴(kuò)展1個(gè)存儲(chǔ)器的芯片的容量是有限的，它在字?jǐn)?shù)或字長(zhǎng)方面與實(shí)際存儲(chǔ)器的要求都有很大差距，所以需要在字向和位向進(jìn)行擴(kuò)充才能滿足需要。(1)位擴(kuò)展位擴(kuò)展指的是用多個(gè)存儲(chǔ)器器件對(duì)字長(zhǎng)進(jìn)行擴(kuò)充。位擴(kuò)展的連接方式是將多片存儲(chǔ)器的地址、片選CS、讀寫控制端R/W相應(yīng)并聯(lián)，數(shù)據(jù)端分別引出。如圖4.18所示。(2)字?jǐn)U展字?jǐn)U展指的是增加存儲(chǔ)器中字的數(shù)量。靜態(tài)存儲(chǔ)器進(jìn)行字?jǐn)U展時(shí)，將各芯片的地址線、數(shù)據(jù)線、讀寫控制線相應(yīng)并聯(lián)，而由片選信號(hào)來區(qū)分各芯片的地址范圍。如圖4.19所示。圖4.18位擴(kuò)展連接方式(16K×416K×8)圖4.19字?jǐn)U展連接方式(16K×864K×8)(3)字位擴(kuò)展實(shí)際存儲(chǔ)器往往需要字向和位向同時(shí)擴(kuò)充。一個(gè)存儲(chǔ)器的容量為M×N位，若使用L×K位存儲(chǔ)器芯片，那么，這個(gè)存儲(chǔ)器共需要M/L×N/K個(gè)存儲(chǔ)器芯片。一個(gè)小容量存儲(chǔ)器與CPU的連接方式如圖4.20所示。圖4.20靜態(tài)存儲(chǔ)器芯片與CPU的連接2.存儲(chǔ)控制在存儲(chǔ)器中，往往需要增設(shè)附加電路。這些附加電路包括地址多路轉(zhuǎn)換線路、地址選通、刷新邏輯，以及讀/寫控制邏輯等。在大容量存儲(chǔ)器芯片中，為了減少芯片地址線引出端數(shù)目，將地址碼分兩次送到存儲(chǔ)器芯片，因此芯片地址線引出端減少到地址碼的一半。刷新邏輯是為動(dòng)態(tài)MOS隨機(jī)存儲(chǔ)器的刷新準(zhǔn)備的。通過定時(shí)刷新、保證動(dòng)態(tài)MOS存儲(chǔ)器的信息不致丟失。動(dòng)態(tài)MOS存儲(chǔ)器采用“讀出”方式進(jìn)行刷新。因?yàn)樵谧x出過程中恢復(fù)了存儲(chǔ)單元的MOS柵極電容電荷，并保持原單元的內(nèi)容，所以，讀出過程就是再生過程。但是存儲(chǔ)器的訪問地址是隨機(jī)的，不能保證所有的存儲(chǔ)單元在一定時(shí)間內(nèi)都可以通過正常的讀寫操作進(jìn)行刷新，因此需要專門予以考慮。通常，在再生過程中只改變行選擇線地址，每次再生一行，依次對(duì)存儲(chǔ)器的每一行進(jìn)行讀出，就可完成對(duì)整個(gè)RAM的刷新。從上一次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束到下一次對(duì)整個(gè)存儲(chǔ)器全部刷新一遍為止，這一段時(shí)間間隔稱作再生周期，又叫刷新周期，一般為2ms。通常有兩種刷新方式。(1)集中刷新集中式刷新指在一個(gè)刷新周期內(nèi)，利用一段固定的時(shí)間，依次對(duì)存儲(chǔ)器的所有行逐一再生，在此期間停止對(duì)存儲(chǔ)器的讀和寫。例如，一個(gè)存儲(chǔ)器有1024行，系統(tǒng)工作周期為200ns。RAM刷新周期為2ms。這樣，在每個(gè)刷新周期內(nèi)共有10000個(gè)工作周期，其中用于再生的為1024個(gè)工作周期，用于讀和寫的為8976個(gè)工作周期。集中刷新的缺點(diǎn)是在刷新期間不能訪問存儲(chǔ)器，有時(shí)會(huì)影響計(jì)算機(jī)系統(tǒng)的正確工作。(2)分布式刷新采取在2ms時(shí)間內(nèi)分散地將1024行刷新一遍的方法，具體做法是將刷新周期除以行數(shù)，得到兩次刷新操作之間的時(shí)間間隔t，利用邏輯電路每隔時(shí)間t產(chǎn)生一次刷新請(qǐng)求。動(dòng)態(tài)MOS存儲(chǔ)器的刷新要有硬件電路的支持，包括刷新計(jì)數(shù)器、刷新訪存裁決，刷新控制邏輯等。這些線路可以集中在RAM存儲(chǔ)控制器芯片中。例如Intel8203DRAM控制器是為了控制2117，2118和2164DRAM芯片而設(shè)計(jì)的。2117，2118是16K×1位的DRAM芯片，2164是64K×1位的DRAM芯片。圖4.21是Intel8203邏輯框圖。圖4.21Intel8203RAM控制器簡(jiǎn)化圖3.存儲(chǔ)校驗(yàn)線路計(jì)算機(jī)在運(yùn)行過程中，主存儲(chǔ)器要和CPU、各種外圍設(shè)備頻繁地高速交換數(shù)據(jù)。由于結(jié)構(gòu)、工藝和元件質(zhì)量等種種原因，數(shù)據(jù)在存儲(chǔ)過程中有可能出錯(cuò)，所以，一般在主存儲(chǔ)器中設(shè)置差錯(cuò)校驗(yàn)線路。實(shí)現(xiàn)差錯(cuò)檢測(cè)和差錯(cuò)校正的代價(jià)是信息冗余。信息代碼在寫入主存時(shí)，按一定規(guī)則附加若干位，稱為校驗(yàn)位。在讀出時(shí)，可根據(jù)校驗(yàn)位與信息位的對(duì)應(yīng)關(guān)系，對(duì)讀出代碼進(jìn)行校驗(yàn)，以確定是否出現(xiàn)差錯(cuò)，或可糾正錯(cuò)誤代碼。4.9多體交叉存儲(chǔ)器4.9.1編址方式計(jì)算機(jī)中大容量的主存，可由多個(gè)存儲(chǔ)體組成，每個(gè)體都具有自己的讀寫線路、地址寄存器和數(shù)據(jù)寄存器，稱為“存儲(chǔ)模塊”。這種多模塊存儲(chǔ)器可以實(shí)現(xiàn)重疊與交叉存取。如果在M個(gè)模塊上交叉編址(M=2m)，則稱為模M交叉編址。通常采用的編址方式如圖4.22(a)所示。設(shè)存儲(chǔ)器包括M個(gè)模塊，每個(gè)模塊的容量為L(zhǎng)，各存儲(chǔ)模塊進(jìn)行低位交叉編址，連續(xù)的地址分布在相鄰的模塊中。第i個(gè)模塊Mi的地址編號(hào)應(yīng)按下式給出：Mj+i其中，j=0,1,2,…,L-1；i=0,1,2,…,M-1圖4.22多體交叉存儲(chǔ)表4.2列出了模四交叉各模塊的編址序列。這種編址方式使用地址碼的低位字段經(jīng)過譯碼選擇不同的存儲(chǔ)模塊，而高位字段指向相應(yīng)的模塊內(nèi)部的存儲(chǔ)字。這樣，連續(xù)地址分布在相鄰的不同模塊內(nèi)，而同一模塊內(nèi)的地址都是不連續(xù)的。在理想情況下，如果程序段和數(shù)據(jù)塊都連續(xù)地在主存中存放和讀取，那么，這種編址方式將大大地提高主存的有效訪問速度。但當(dāng)遇到程序轉(zhuǎn)移或隨機(jī)訪問少量數(shù)據(jù)，訪問地址就不一定均勻地分布在多個(gè)存儲(chǔ)模塊之間，這樣就會(huì)產(chǎn)生存儲(chǔ)器沖突而降低了使用率，所以M個(gè)交叉模塊的使用率是變化的，大約在

和M之間。表4.2地址的模四交叉編址模體地址編址序列對(duì)應(yīng)二進(jìn)制地址最低二位M00,4,8,12,…,4j+0,…00M11,5,9,13,…,4j+1,…01M22,6,10,14,…,4j+2,…10M33,7,11,15,…,4j+3,…11一般模塊數(shù)M取2的m次冪，但有的機(jī)器采用質(zhì)數(shù)個(gè)模塊，如我國(guó)銀河機(jī)的M為31，其硬件實(shí)現(xiàn)比較復(fù)雜，要有大套專門邏輯電路，用來從主存的物理地址計(jì)算出存儲(chǔ)體的模塊號(hào)和塊內(nèi)地址。但這種辦法可以減少存儲(chǔ)器沖突，只有當(dāng)連續(xù)訪存的地址間隔是M或M的倍數(shù)時(shí)才會(huì)產(chǎn)生沖突，這種情況的出現(xiàn)機(jī)會(huì)是很少的。4.9.2重疊與交叉存取控制

多體交叉存儲(chǔ)模塊可以有兩種不同的方式進(jìn)行訪問：一種是所有模塊同時(shí)啟動(dòng)一次存儲(chǔ)周期，相對(duì)各自的數(shù)據(jù)寄存器并行地讀出或?qū)懭胄畔?；另一種是M個(gè)模塊按一定的順序輪流啟動(dòng)各自的訪問周期，啟動(dòng)兩個(gè)相鄰模塊的最小時(shí)間間隔等于單模塊訪問周期的1/M，前一種稱為“同時(shí)訪問”，后一種稱為“交叉訪問”。同時(shí)訪問要增加數(shù)據(jù)總線寬度。同時(shí)訪問多個(gè)存儲(chǔ)模塊能一次提供多個(gè)數(shù)據(jù)或多條指令。多體交叉訪問存儲(chǔ)器工作時(shí)間圖如圖4.22(b)所示?？梢钥闯觯兔恳淮鎯?chǔ)模塊本身來說，對(duì)它的連續(xù)兩次訪問時(shí)間間隔仍等于單模塊訪問周期。由于CPU和IOP共享主存，或多處理機(jī)共享主存的原因，訪問主存儲(chǔ)器的請(qǐng)求源來自多方面，因此可能出現(xiàn)幾個(gè)請(qǐng)求源同時(shí)訪問同一個(gè)存儲(chǔ)體的情況。出現(xiàn)這種沖突情況時(shí)，存儲(chǔ)體只能先滿足其中一個(gè)請(qǐng)求源的要求，然后再滿足其他請(qǐng)求源的要求，這就需要經(jīng)過一個(gè)排隊(duì)線路，先處