第四章 存儲器

半導(dǎo)體存儲器及其接口第4章本章主要內(nèi)容半導(dǎo)體存儲器半導(dǎo)體存儲器接口的基本技術(shù)16位和32位系統(tǒng)中的內(nèi)存儲器接口1、概述

微機(jī)系統(tǒng)中，整個存儲器體系采用層次化結(jié)構(gòu)。CPU寄存器組

Cache內(nèi)部存儲器(DRAMSRAM)輔助存儲器(軟盤、硬盤、光盤）片內(nèi)片外CPU芯片中主機(jī)系統(tǒng)中外部設(shè)備一、半導(dǎo)體存儲器（1）、三個主要參數(shù)容量：一定容量的存儲器由多塊芯片構(gòu)成為適應(yīng)不同字長計算機(jī)的需要，存儲芯片的單元寬度可能不同，通常表示為：

芯片容量=單元數(shù)×單元寬度盡管微機(jī)字長已達(dá)64位，但所有存儲器仍以字節(jié)為組織單位例如：Intel2114容量為1k4位/片一、半導(dǎo)體存儲器速度：從CPU給出有效的存儲器地址到存儲器給出有效數(shù)據(jù)所需要的時間芯片的存取速度最好與CPU時序相匹配?？煽啃杂闷骄收祥g隔時間MTBF來衡量1、概述（1）、三個主要參數(shù)一、半導(dǎo)體存儲器（2）.存儲芯片的內(nèi)部結(jié)構(gòu)地址寄存地址譯碼存儲體控制電路AB數(shù)據(jù)寄存讀寫電路DBOEWECS①存儲體存儲器芯片的主要部分，用來存儲信息②地址譯碼電路根據(jù)輸入的地址編碼來選中芯片內(nèi)某個特定的存儲單元③片選和讀寫控制邏輯選中存儲芯片，控制讀寫操作一、半導(dǎo)體存儲器①存儲體每個存儲單元具有一個唯一的地址，可存儲1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù)存儲容量與地址、數(shù)據(jù)線個數(shù)有關(guān)：芯片的存儲容量＝2M×N＝存儲單元數(shù)×存儲單元的位數(shù)

M：芯片的地址線根數(shù)

N：芯片的數(shù)據(jù)線根數(shù)

一、概述②地址譯碼電路譯碼器A5A4A3A2A1A06301存儲單元64個單元行譯碼A2A1A0710列譯碼A3A4A501764個單元單譯碼雙譯碼單譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)雙譯碼可簡化芯片設(shè)計主要采用的譯碼結(jié)構(gòu)一、半導(dǎo)體存儲器③片選和讀寫控制邏輯片選端CS*或CE*有效時，可以對該芯片進(jìn)行讀寫操作輸出OE*控制讀操作。有效時，芯片內(nèi)數(shù)據(jù)輸出該控制端對應(yīng)系統(tǒng)的讀控制線寫WE*控制寫操作。有效時，數(shù)據(jù)進(jìn)入芯片中該控制端對應(yīng)系統(tǒng)的寫控制線一、半導(dǎo)體存儲器3、存儲器基本分類

按使用方式：內(nèi)存：由CPU通過AB直接尋址容量小、速度快常用于存儲工作程序及數(shù)據(jù)一般所講的存儲器即指內(nèi)存外存：由CPU當(dāng)作外設(shè)處理容量大、速度慢常用于存儲備用程序及數(shù)據(jù)，如硬、光盤等高速緩存：CACHE容量很小、速度很快常用于存儲頻繁使用的程序或數(shù)據(jù)一、半導(dǎo)體存儲器按使用功能：RAM：RandomAccessMemory可讀寫、易失性用于存放經(jīng)常變化的數(shù)據(jù)及動態(tài)加載的程序，如PC機(jī)的內(nèi)存條又分靜態(tài)SRAM、動態(tài)DRAM二類ROM：ReadOnlyMemory只讀、非易失性用于存放固定不變的信息，如BIOS、監(jiān)控程序等又分掩膜ROM、PROM、EPROM、EEPROM、FLASH等多種類型

一、半導(dǎo)體存儲器按構(gòu)成存儲器的器件和存儲介質(zhì)分：磁芯存儲器半導(dǎo)體存儲器光電存儲器磁表面存儲器光盤存儲器雙極型：由TTL電路制成的存儲器單極型：用MOS電路制成的存儲器一、半導(dǎo)體存儲器2、隨機(jī)存取存儲器靜態(tài)RAMSRAM2114SRAM6264動態(tài)RAMDRAM4116DRAM2164一、半導(dǎo)體存儲器1、靜態(tài)RAMSRAM的基本存儲單元是觸發(fā)器電路每個基本存儲單元存儲二進(jìn)制數(shù)一位許多個基本存儲單元形成行列存儲矩陣SRAM一般采用“字結(jié)構(gòu)”存儲矩陣：每個存儲單元存放多位（4、8、16等）每個存儲單元具有一個地址一、半導(dǎo)體存儲器靜態(tài)基本存儲電路：以觸發(fā)器為基礎(chǔ)狀態(tài)穩(wěn)定，只要不掉電，就能保持信息由6個半導(dǎo)體管構(gòu)成，1.雙穩(wěn)態(tài)觸發(fā)器2.寫數(shù)據(jù)T5、T6：控制管(1)選擇線高電平(2)I/O=1，I/O=0則A=B=10則T5、T6：導(dǎo)通六管靜態(tài)RAM存儲電路2、隨機(jī)存取存儲器靜態(tài)基本存儲電路：以觸發(fā)器為基礎(chǔ)狀態(tài)穩(wěn)定，只要不掉電，就能保持信息由6個半導(dǎo)體管構(gòu)成，六管靜態(tài)RAM存儲電路1.雙穩(wěn)態(tài)觸發(fā)器2.寫數(shù)據(jù)3.讀數(shù)據(jù)(1)選擇線高電平則T5、T6：導(dǎo)通(2)I/OA，I/OB2、隨機(jī)存取存儲器SRAM芯片2114存儲容量為1024×418個引腳：10根地址線A9～A04根數(shù)據(jù)線I/O4～I(xiàn)/O1片選CS*讀寫WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND功能RAM典型產(chǎn)品介紹2、隨機(jī)存取存儲器SRAM2114的讀周期數(shù)據(jù)地址TCXTODTTOHATRCTATCODOUTWECSTA讀取時間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時間給出地址到數(shù)據(jù)出現(xiàn)在外部總線上TRC讀取周期兩次讀取存儲器所允許的最小時間間隔有效地址維持的時間2、隨機(jī)存取存儲器SRAM2114的寫周期TWCTWRTAW數(shù)據(jù)地址TDTWTWDOUT

DINTDWTDHWECSTW寫入時間從寫入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲單元的時間寫信號有效時間TWC寫入周期兩次寫入存儲器所允許的最小時間間隔有效地址維持的時間2、隨機(jī)存取存儲器SRAM芯片6264存儲容量為8K×828個引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CS1*、CS2讀寫WE*、OE*功能+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND123456789101112131428272625242322212019181716152、隨機(jī)存取存儲器2、動態(tài)RAMDRAM的基本存儲單元是單個場效應(yīng)管及其極間電容必須配備“讀出再生放大電路”進(jìn)行刷新每次同時對一行的存儲單元進(jìn)行刷新每個基本存儲單元存儲二進(jìn)制數(shù)一位許多個基本存儲單元形成行列存儲矩陣DRAM一般采用“位結(jié)構(gòu)”存儲體：每個存儲單元存放一位需要8個存儲芯片構(gòu)成一個字節(jié)單元每個字節(jié)存儲單元具有一個地址2、隨機(jī)存取存儲器動態(tài)基本存儲電路：以電容為基礎(chǔ)

因電容漏電,為保持信息不變，需定時刷新可由1個半導(dǎo)體管構(gòu)成單管動態(tài)存儲電路2.電容漏電現(xiàn)象：刷新3.寫數(shù)據(jù)(1)行、列選擇線高電平(2)數(shù)據(jù)輸入/輸出線高電平電容C充電，為高電平。(3)數(shù)據(jù)輸入/輸出線低電平電容C放電，為低電平。1.信息存放：電容C2、隨機(jī)存取存儲器動態(tài)基本存儲電路：以電容為基礎(chǔ)

因電容漏電,為保持信息不變，需定時刷新可由1個半導(dǎo)體管構(gòu)成單管動態(tài)存儲電路1.信息存放：電容C2.電容漏電現(xiàn)象：刷新3.寫數(shù)據(jù)4.讀數(shù)據(jù)(1)行、列選擇線高電平(2)電容C上的信息輸出至數(shù)據(jù)輸入/輸出線。2、隨機(jī)存取存儲器DRAM芯片4116存儲容量為16K×116個引腳：7根地址線A6～A01根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT行地址選通RAS*列地址選通CAS*讀寫控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC123456781615141312111092、隨機(jī)存取存儲器DRAM4116的讀周期DOUT地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址列地址WECASRAS存儲地址需要分兩批傳送行地址選通信號RAS*有效，開始傳送行地址隨后，列地址選通信號CAS*有效，傳送列地址，CAS*相當(dāng)于片選信號讀寫信號WE*讀有效數(shù)據(jù)從DOUT引腳輸出2、隨機(jī)存取存儲器DRAM4116的寫周期TWCSTDS列地址行地址地址

TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存儲地址需要分兩批傳送行地址選通信號RAS*有效，開始傳送行地址隨后，列地址選通信號CAS*有效，傳送列地址讀寫信號WE*寫有效數(shù)據(jù)從DIN引腳進(jìn)入存儲單元2、隨機(jī)存取存儲器DRAM4116的刷新TRCTCRPTRAS高阻TASRTRAH行地址地址DINCASRAS采用“僅行地址有效”方法刷新行地址選通RAS*有效，傳送行地址列地址選通CAS*無效，沒有列地址芯片內(nèi)部實現(xiàn)一行存儲單元的刷新沒有數(shù)據(jù)輸入輸出存儲系統(tǒng)中所有芯片同時進(jìn)行刷新DRAM必須每隔固定時間就刷新2、隨機(jī)存取存儲器DRAM芯片2164存儲容量為64K×116個引腳：8根地址線A7～A01根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT行地址選通RAS*列地址選通CAS*讀寫控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A7123456781615141312111092、隨機(jī)存取存儲器SRAM與DRAM的比較：

容量、速度：成本、功耗：用途：SRAM常用作緩存DRAM則用作主存使用：SRAM較簡單DRAM較復(fù)雜：必須處理刷新的問題

2、隨機(jī)存取存儲器EPROMEPROM2716EPROM2764EEPROMEEPROM2717AEEPROM2864A3、只讀存儲器一、半導(dǎo)體存儲器1、EPROM頂部開有一個圓形的石英窗口，用于紫外線透過擦除原有信息一般使用專門的編程器（燒寫器）進(jìn)行編程編程后，應(yīng)該貼上不透光封條出廠未編程前，每個基本存儲單元都是信息1編程就是將某些單元寫入信息03、只讀存儲器EPROM芯片2716存儲容量為2K×824個引腳：11根地址線A10～A08根數(shù)據(jù)線DO7～DO0片選/編程CE*/PGM讀寫OE*編程電壓VPP功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss3、只讀存儲器EPROM芯片2764存儲容量為8K×828個引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CE*編程PGM*讀寫OE*編程電壓VPP功能VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D3123456789101112131428272625242322212019181716153、只讀存儲器EPROM芯片2725612345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D027256邏輯圖3、只讀存儲器2、EEPROM用加電方法，進(jìn)行在線（無需拔下，直接在電路中）擦寫（擦除和編程一次完成）有字節(jié)擦寫、塊擦寫和整片擦寫方法并行EEPROM：多位同時進(jìn)行串行EEPROM：只有一位數(shù)據(jù)線3、只讀存儲器EEPROM芯片2817A存儲容量為2K×828個引腳：11根地址線A10～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫OE*、WE*狀態(tài)輸出RDY/BUSY*功能NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O3123456789101112131428272625242322212019181716153、只讀存儲器EEPROM芯片2864A存儲容量為8K×828個引腳：13根地址線A12～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫OE*、WE*功能VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND123456789101112131428272625242322212019181716153、只讀存儲器二、半導(dǎo)體存儲器接口的基本技術(shù)這是本章的重點內(nèi)容SRAM、EPROM與CPU的連接譯碼方法同樣適合I/O端口（一）、存儲芯片與CPU的連接存儲芯片的數(shù)據(jù)線存儲芯片的地址線存儲芯片的片選端存儲芯片的讀寫控制線二、半導(dǎo)體存儲器接口的基本技術(shù)1、存儲芯片數(shù)據(jù)線的處理若芯片的數(shù)據(jù)線正好8根：一次可從芯片中訪問到8位數(shù)據(jù)全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連若芯片的數(shù)據(jù)線不足8根：一次不能從一個芯片中訪問到8位數(shù)據(jù)利用多個芯片擴(kuò)充數(shù)據(jù)位這個擴(kuò)充方式簡稱“位擴(kuò)充”二、半導(dǎo)體存儲器接口的基本技術(shù)位擴(kuò)充2114（1）A9～A0I/O4～I(xiàn)/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I(xiàn)/O1CECE多個位擴(kuò)充的存儲芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)其它連接都一樣這些芯片應(yīng)被看作是一個整體常被稱為“芯片組”進(jìn)行位擴(kuò)展時，模塊中所有芯片的地址線和控制線互連形成整個模塊的地址線和控制線，而各芯片的數(shù)據(jù)線并列（位線擴(kuò)展）形成整個模塊的數(shù)據(jù)線（8bit寬度）。

二、半導(dǎo)體存儲器接口的基本技術(shù)2、存儲芯片地址線的連接芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連尋址時，這部分地址的譯碼是在存儲芯片內(nèi)完成的，我們稱為“片內(nèi)譯碼”二、半導(dǎo)體存儲器接口的基本技術(shù)片內(nèi)譯碼A9～A0存儲芯片000H001H002H…3FDH3FEH3FFH全0全100…0000…0100…10…11…0111…1011…11范圍（16進(jìn)制）A9～A0二、半導(dǎo)體存儲器接口的基本技術(shù)3、存儲芯片片選端的譯碼存儲系統(tǒng)常需利用多個存儲芯片擴(kuò)充容量也就是擴(kuò)充了存儲器地址范圍進(jìn)行“地址擴(kuò)充”，需要利用存儲芯片的片選端對多個存儲芯片（組）進(jìn)行尋址這個尋址方法，主要通過將存儲芯片的片選端與系統(tǒng)的高位地址線相關(guān)聯(lián)來實現(xiàn)這種擴(kuò)充簡稱為“地址擴(kuò)充”或“字?jǐn)U充”二、半導(dǎo)體存儲器接口的基本技術(shù)地址擴(kuò)充（字?jǐn)U充）片選端D7～D0A19～A10A9～A0（2）A9～A0D7～D0CE（1）A9～A0D7～D0CE譯碼器00000000010000000000

進(jìn)行字?jǐn)U展時，模塊中所有芯片的地址線、控制線和數(shù)據(jù)線互連形成整個模塊的低位地址線、控制線和數(shù)據(jù)線

，CPU的高位地址線（擴(kuò)展的字線）被用來譯碼以形成對各個芯片的選擇線——片選線。

二、半導(dǎo)體存儲器接口的基本技術(shù)片選端常有效A19～A15 A14～A0 全0～全1D7～D027256EPROMA14～A0CE令芯片（組）的片選端常有效不與系統(tǒng)的高位地址線發(fā)生聯(lián)系芯片（組）總處在被選中的狀態(tài)雖簡單易行、但無法再進(jìn)行地址擴(kuò)充，會出現(xiàn)“地址重復(fù)”二、半導(dǎo)體存儲器接口的基本技術(shù)地址重復(fù)一個存儲單元具有多個存儲地址的現(xiàn)象原因：有些高位地址線沒有用、可任意使用地址：出現(xiàn)地址重復(fù)時，常選取其中既好用、又不沖突的一個“可用地址”例如：00000H～07FFFH選取的原則：高位地址全為0的地址高位地址譯碼才更好二、半導(dǎo)體存儲器接口的基本技術(shù)⑴譯碼和譯碼器譯碼：將某個特定的“編碼輸入”翻譯為唯一“有效輸出”的過程譯碼電路可以使用門電路組合邏輯譯碼電路更多的是采用集成譯碼器常用的2:4譯碼器：74LS139常用的3:8譯碼器：74LS138常用的4:16譯碼器：74LS154二、半導(dǎo)體存儲器接口的基本技術(shù)⑵全譯碼所有的系統(tǒng)地址線均參與對存儲單元的譯碼尋址包括低位地址線對芯片內(nèi)各存儲單元的譯碼尋址（片內(nèi)譯碼），高位地址線對存儲芯片的譯碼尋址（片選譯碼）采用全譯碼，每個存儲單元的地址都是唯一的，不存在地址重復(fù)譯碼電路可能比較復(fù)雜、連線也較多二、半導(dǎo)體存儲器接口的基本技術(shù)全譯碼示例A15A14A13A16CBAE3138

2764A19A18A17A12～A0CEY6E2E1IO/M1C000H1DFFFH全0全100011100001110地址范圍A12～A0A19A18A17A16A15A14A13⑶部分譯碼只有部分（高位）地址線參與對存儲芯片的譯碼每個存儲單元將對應(yīng)多個地址（地址重復(fù)），需要選取一個可用地址可簡化譯碼電路的設(shè)計但系統(tǒng)的部分地址空間將被浪費二、半導(dǎo)體存儲器接口的基本技術(shù)部分譯碼示例138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3二、半導(dǎo)體存儲器接口的基本技術(shù)⑷線選譯碼只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選中一個芯片（組）雖構(gòu)成簡單，但地址空間嚴(yán)重浪費必然會出現(xiàn)地址重復(fù)一個存儲地址會對應(yīng)多個存儲單元多個存儲單元共用的存儲地址不應(yīng)使用二、半導(dǎo)體存儲器接口的基本技術(shù)線選譯碼示例A14A12～A0A13(1)2764(2)2764

CECE切記：

A14A13＝00的情況不能出現(xiàn)00000H～01FFFH的地址不可使用二、半導(dǎo)體存儲器接口的基本技術(shù)片選端譯碼小結(jié)存儲芯片的片選控制端可以被看作是一根最高位地址線在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括地址空間的選擇（接系統(tǒng)的IO/M*信號）和高位地址的譯碼選擇（與系統(tǒng)的高位地址線相關(guān)聯(lián)）對一些存儲芯片通過片選無效可關(guān)閉內(nèi)部的輸出驅(qū)動機(jī)制，起到降低功耗的作用二、半導(dǎo)體存儲器接口的基本技術(shù)4、存儲芯片的讀寫控制芯片OE*與系統(tǒng)的讀命令線相連當(dāng)芯片被選中、且讀命令有效時，存儲芯片將開放并驅(qū)動數(shù)據(jù)到總線芯片WE*與系統(tǒng)的寫命令線相連當(dāng)芯片被選中、且寫命令有效時，允許總線數(shù)據(jù)寫入存儲芯片二、半導(dǎo)體存儲器接口的基本技術(shù)（二）、存儲芯片與CPU的配合存儲芯片與CPU總線的連接，還有兩個很重要的問題：CPU的總線負(fù)載能力CPU能否帶動總線上包括存儲器在內(nèi)的連接器件存儲芯片與CPU總線時序的配合CPU能否與存儲器的存取速度相配合二、半導(dǎo)體存儲器接口的基本技術(shù)1.總線驅(qū)動CPU的總線驅(qū)動能力有限單向傳送的地址和控制總線，可采用三態(tài)鎖存器和三態(tài)單向驅(qū)動器等來加以鎖存和驅(qū)動雙向傳送的數(shù)據(jù)總線，可以采用三態(tài)雙向驅(qū)動器來加以驅(qū)動二、半導(dǎo)體存儲器接口的基本技術(shù)2.時序配合分析存儲器的存取速度是否滿足CPU總線時序的要求如果不能滿足：考慮更換芯片總線周期中插入等待狀態(tài)TW切記：時序配合是連接中的難點二、半導(dǎo)體存儲器接口的基本技術(shù)1、8086的16位存儲器接口兩種譯碼方法獨立的存儲體譯碼器每個存儲體用一個譯碼器；缺點：電路復(fù)雜，使用器件多。獨立的存儲體寫選通譯碼器共用，但為每個存儲體產(chǎn)生獨立的寫控制信號-但無需為每個存儲體產(chǎn)生獨立的讀信號，因為8086每次僅讀1個字節(jié)。對于字，8086會連續(xù)讀2次。電路簡單，節(jié)省器件。三、16位和32位系統(tǒng)中的內(nèi)存儲器接口（1）獨立的存儲體譯碼器D15-D8D7-D0高位存儲體(奇數(shù)地址)低位存儲體(偶數(shù)地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB×8片64KB×8片CS#Y0#Y7#Y0#Y7#CBAA19A18A17CBAA19A18A17CS#G1G2A#G2B#G1G2A#G2B#OE#WE#OE#WE#MEMR#MEMW#BHE#A0VccVcc注意這些信號線的連接方法MEMW#信號同時有效，但只有一個存儲體被選中三、16位和32位系統(tǒng)中的內(nèi)存儲器接口（2）獨立的存儲體寫選通D15-D8D7-D0高位存儲體(奇數(shù)地址)低位存儲體(偶數(shù)地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB×8片64KB×8片CS#Y0#Y7#CBAA19A18A17CS#G1G2A#G2B#OE#WE#OE#WE#MEMR#BHE#A0VccGNDMEMW#≥1≥1每個存儲體用不同的寫控制信號三、16位和32位系統(tǒng)中的內(nèi)存儲器接口8086讀寫16位數(shù)據(jù)的特點：讀16位數(shù)據(jù)時會讀兩次，每次8位。讀高字節(jié)時BHE=0，A0=1；讀低字節(jié)時BHE=1，A0=0每次只使用數(shù)據(jù)線的一半：D15-D8或D7-D0寫16位數(shù)據(jù)時一次寫入。BHE和A0同時為0同時使用全部數(shù)據(jù)線D15～D0●80486CPU有32位數(shù)據(jù)線—→4個8位的存體★486四個存儲體的選擇信號：BE0～

BE3●

Pentium有8個存儲體的體選信號：BE0～BE7三、16位和32位系統(tǒng)中的內(nèi)存儲器接口32位微機(jī)系統(tǒng)中的內(nèi)存儲器接口32位地址總線可尋址4GB物理地址空間，范圍為0～FFFFFFFFH，有4個存儲體,每個存儲體為1GB.FFFFFFFFFFFFFFFBFFFFFFFEFFFFFFF