第2章數(shù)制和碼制

第2章80X86微處理器教材:第2章80X86微處理器

1.位和字節(jié)位（bit）是計(jì)算機(jī)所能表示的最小最基本的數(shù)據(jù)單位，它指的是取值只能為0或1的一個(gè)二進(jìn)制數(shù)值位。位作為單位時(shí)記作b

字節(jié)（byte）由8個(gè)位二進(jìn)制位組成，通常用作計(jì)算存儲(chǔ)容量的單位。字節(jié)作為單位時(shí)記作BK是kelo的縮寫，1K=1024=210；

M是mega的縮寫，1M=1024K=220；

G是Giga的縮寫，1G=1024M=230；

T是tera的縮寫，1T=1024G=240。

微型計(jì)算機(jī)的常用術(shù)語(yǔ)100001012.字長(zhǎng)(數(shù)據(jù)寬度)

字長(zhǎng)是微處理器一次可以直接處理的二進(jìn)制數(shù)碼的位數(shù)，它通常取決于微處理器內(nèi)部通用寄存器的位數(shù)和數(shù)據(jù)總線的寬度。微處理器的字長(zhǎng)有4位、8位、16位、32位和64位等等。

微型計(jì)算機(jī)的常用術(shù)語(yǔ)3.尋址能力

指CPU能直接存取數(shù)據(jù)的內(nèi)存地址的范圍，它由CPU的地址總線的數(shù)目決定。

4.主頻

主頻也叫時(shí)鐘頻率，用來(lái)表示微處理器的運(yùn)行速度，主頻越高表明微處理器運(yùn)行越快，主頻的單位是MHz。

微型計(jì)算機(jī)的常用術(shù)語(yǔ)5.MIPS

MIPS是MillionsofInstructionPerSecond的縮寫，用來(lái)表示微處理器的性能----運(yùn)算速度，每秒鐘能執(zhí)行多少百萬(wàn)條指令.

6.微處理器的集成度指微處理器芯片上集成的晶體管的密度。最早Intel4004的集成度為2250個(gè)晶體管，PentiumIII的集成度已經(jīng)達(dá)到750萬(wàn)個(gè)晶體管以上，集成度提高了3000多倍。

1971年，Intel第一塊CPU，4位主處理器，主頻108kHz，運(yùn)算速度0.06MIPs(MillionInstructionsPerSecond,每秒百萬(wàn)條指令)，集成晶體管2,300個(gè)，10微米制造工藝，最大尋址內(nèi)存640bytes40041972年，8位，200kHz，0.06MIPs，3,500個(gè)，10微米，16KB8008

1974年，8位，2MHz，0.64MIPs，6,000個(gè)，6微米，64KB80801978年，16位，4.77/8/10MHz，0.75MIPs，29,000個(gè)，3微米，1MBx86架構(gòu)80861979年，16位寄存器，8位數(shù)據(jù)總線，4.77/8MHz，29,000個(gè)，3微米，1MBIBMPC兼容電腦80881982年，16位，6~25MHz，最高2.66MIPs，134,000個(gè)，3微米，16MB增加了實(shí)存和虛擬存儲(chǔ)器管理,可以在兩種模式下工作：實(shí)模式和保護(hù)模式，但無(wú)法切換802861985年，80386DX，32位，16/20/25/33MHz，最高達(dá)10MIPs，275,000個(gè)，1.5微米，4GB8038680386SX，32位寄存器，16位數(shù)據(jù)總線80387數(shù)字協(xié)處理器具有異常處理機(jī)制支持實(shí)模式和保護(hù)模式的切換增加虛擬86模式可以同時(shí)模擬多個(gè)8086處理器來(lái)加強(qiáng)多任務(wù)處理能力1989年，80486DX，32位，25～100MHz，總線頻率33/50/66MHZ，最高60MIPs，120萬(wàn)個(gè)，1微米，4GB，緩存8/16/32/64KB8048680386集成80387數(shù)字協(xié)處理器和8KB高速緩存首次采用RISC技術(shù)，可在一個(gè)時(shí)鐘周期內(nèi)執(zhí)行一條指令采用突發(fā)總線方式，提高CPU與內(nèi)存的數(shù)據(jù)交換速度

1993年，32位寄存器，64位數(shù)據(jù)總線，60～200MHz，最高240MIPs，350萬(wàn)個(gè)，1微米，4GB，緩存16/256/512KBPentiumPro高能奔騰440MIPs，550萬(wàn)個(gè)主要用于服務(wù)器PentiumMMX多能奔騰增加分支預(yù)測(cè)單元和返回堆棧技術(shù)增加57條多媒體擴(kuò)展指令集，加快對(duì)音頻、圖像的處理速度Pentium

采用了多項(xiàng)先進(jìn)技術(shù)：

CISC和RISC相結(jié)合的技術(shù)超標(biāo)量流水線技術(shù)分支預(yù)測(cè)技術(shù)

RISC和CISC：RISC（ReducedInstructionSetComputer），精簡(jiǎn)指令系統(tǒng)的計(jì)算機(jī)提供數(shù)目較少、格式與功能簡(jiǎn)單、運(yùn)行高效的指令追求的是計(jì)算機(jī)控制器實(shí)現(xiàn)簡(jiǎn)單，運(yùn)行高速，更容易在單塊超大規(guī)模集成電路的芯片內(nèi)制做出來(lái)

CISC（ComplexInstructionSetComputer），復(fù)雜指令系統(tǒng)的計(jì)算機(jī)相對(duì)于RISC一詞而提出來(lái)的一種說(shuō)法特點(diǎn)：指令條數(shù)多，格式多樣，尋址方式復(fù)雜，每條指令的功能強(qiáng)。匯編程序設(shè)計(jì)容易些，但計(jì)算機(jī)控制器的實(shí)現(xiàn)困難多，很多指令被使用的機(jī)會(huì)并不多超標(biāo)量流水線：

標(biāo)量指單個(gè)量，一般的流水計(jì)算機(jī)因只有一條指令流水線，所以稱為標(biāo)量流水計(jì)算機(jī)，所謂超標(biāo)量是指其具有兩條以上的指令流水線.

Pentium有U、V兩條整型流水線，一條浮點(diǎn)流水線。流水線：

是一種使多條指令重疊操作的技術(shù),是當(dāng)代微處理器設(shè)計(jì)中的關(guān)鍵技術(shù)之一。

把一條指令分解成若干個(gè)步驟來(lái)完成，在流水線上稱為級(jí)，每級(jí)都在一個(gè)時(shí)鐘周期內(nèi)完成各自的操作。這樣每個(gè)時(shí)鐘周期都可以啟動(dòng)一條指令，m級(jí)的流水線上就會(huì)有m條指令在同時(shí)執(zhí)行。

流水線的性能比非流水線作業(yè)幾乎提高了m倍。

分支預(yù)測(cè)：

所謂分支預(yù)測(cè)是指當(dāng)遇到轉(zhuǎn)移指令、CALL調(diào)用指令、RET返回指令、INTn中斷指令等跳轉(zhuǎn)指令時(shí)，指令預(yù)取單元能夠較準(zhǔn)確地判定是否轉(zhuǎn)移取指。

1997年，32位寄存器，64位數(shù)據(jù)總線，200～450MHz，總線頻率66/100MHz，最高770MIPs，750萬(wàn)個(gè)，1微米，64GBSLOT1插槽1999年，0.25微米/0.18微米增加KNI（SSE，StreamingSIMDExtensions，數(shù)據(jù)流單指令多數(shù)據(jù)擴(kuò)展）指令集，70條指令

2000年11月20日，英特爾發(fā)布了Pentium4處理器，采用0.18微米鋁連線工藝，集成3400萬(wàn)只晶體管，起始頻率為1.2G~1.5G，緩存256K，核心電壓1.75V/1.7V增加114條SSE2指令超級(jí)流水線技術(shù)、跟蹤指令Cache技術(shù)及雙沿指令快速執(zhí)行機(jī)制2000年，Intel安騰處理器64位寄存器2.2億個(gè)晶體管擁有三級(jí)cache4個(gè)整數(shù)執(zhí)行部件4個(gè)浮點(diǎn)執(zhí)行部件采用完全并行指令計(jì)算技術(shù)采用新機(jī)制的分支預(yù)測(cè)技術(shù)面向高端服務(wù)器和工作站型號(hào)發(fā)布年分字長(zhǎng)(位)晶體管(萬(wàn)個(gè))數(shù)據(jù)總線寬度外部總線寬度主頻尋址空間高速緩存80861978162.916164.771M無(wú)80881979162.91684.771M無(wú)28619821613.416166~2016M無(wú)38619863227.5323212~334G有486198932120323225~1004G8K奔騰199332310646460~1664G8K奔騰Pro1995325506464150~20064G8K256K奔21997327506464233~33364G32K512KItanium2000642.2億64641G以上64G6M集成三級(jí)酷睿2

2006642.91億

64643.60G64G6M集成三級(jí)80X86CPU介紹摩爾定律Moore’sLaw摩爾定律Moore’sLaw摩爾定律Moore’sLaw摩爾定律Moore’sLaw微處理器的基本功能模塊:總線接口單元BIU（BusInterfaceUnit）（寄存器組）執(zhí)行單元EU（ExecutionUnit）（運(yùn)算器和控制器、寄存器組）取指令（BIU）和執(zhí)行指令（EU）可以并行操作，提高總線利用率微處理器內(nèi)部結(jié)構(gòu)存儲(chǔ)管理(分段和分頁(yè)部件)指令和數(shù)據(jù)流水線指令和數(shù)據(jù)CACHE指令預(yù)取浮點(diǎn)處理分支預(yù)測(cè)并行計(jì)算……微處理器的功能擴(kuò)展模塊:2.132位微處理器內(nèi)部結(jié)構(gòu)預(yù)取緩沖存儲(chǔ)器指令譯碼256控制ROM控制部件地址生成(U流水線)地址生成(V流水線)整數(shù)寄存器組ALU(U流水線)ALU(V流水線)筒型移位器8KB數(shù)據(jù)Cache浮點(diǎn)部件控制寄存器組加法器除法器乘法器80808KB代碼Cache分支目標(biāo)緩沖器預(yù)取地址指令指針轉(zhuǎn)移校驗(yàn)和目標(biāo)地址分頁(yè)部件323232323232總線部件6464位讀總線64位數(shù)據(jù)總線32位地址總線控制TLBTLB32位地址總線超標(biāo)量流水線結(jié)構(gòu)重新設(shè)計(jì)的浮點(diǎn)部件獨(dú)立的指令Cache和數(shù)據(jù)Cache分支預(yù)測(cè)采用64位外部數(shù)據(jù)總線Pentium微處理結(jié)構(gòu)特點(diǎn):基本結(jié)構(gòu)寄存器：

486內(nèi)部寄存器分為4類:

基本結(jié)構(gòu)寄存器浮點(diǎn)寄存器系統(tǒng)級(jí)寄存器調(diào)試測(cè)試寄存器應(yīng)用程序只能訪問(wèn)基本結(jié)構(gòu)寄存器和浮點(diǎn)寄存器。(我們只介紹基本結(jié)構(gòu)寄存器)AHAXALBHBXBLCHCXCLDHDXDLSPBPDISIIPFLAGSCSDSESSSFSGS32位名稱EAXEBXECXEDXESPEBPEDIESI8位名稱16位名稱EIPEFLAGS

名稱累加器基址變址計(jì)數(shù)數(shù)據(jù)堆棧指針基址指針目的變址源變址指令指針標(biāo)志代碼數(shù)據(jù)附加堆棧32位16位注意：

286以下綠色區(qū)域不可用；

FS、GS無(wú)專用名稱；AX(accumulater)-----累加器

BX(Base)-----基址寄存器

CX(Count)-------計(jì)數(shù)器

DX(Data)-----數(shù)據(jù)寄存器AHAXALBHBXBLCHCXCLDHDXDLSPBPDISI32位名稱EAXEBXECXEDXESPEBPEDIESI16位名稱

名稱累加器基址變址計(jì)數(shù)數(shù)據(jù)堆棧指針基址指針目的變址源變址8位名稱1.通用寄存器AX、BX、CX、DX共同特點(diǎn)：既可作為16位寄存器來(lái)用又可作為兩個(gè)8位寄存器（高、低位）來(lái)用；都是用于暫存操作數(shù)，或是運(yùn)算的中間結(jié)果或其它一些信息。指令＝操作碼＋操作數(shù)AHAXALBHBXBLCHCXCLDHDXDLSPBPDISI32位名稱EAXEBXECXEDXESPEBPEDIESI16位名稱

名稱累加器基址變址計(jì)數(shù)數(shù)據(jù)堆棧指針基址指針目的變址源變址8位名稱IP、SP、BP、SI、DI：為尋址存貯單元提供偏移地址。其中：IP(InstructionPointer)-------指令指針AHAXALBHBXBLCHCXCLDHDXDLSPBPDISI32位名稱EAXEBXECXEDXESPEBPEDIESI16位名稱

名稱累加器基址變址計(jì)數(shù)數(shù)據(jù)堆棧指針基址指針目的變址源變址8位名稱IPSP(StackPointer)------堆棧指針BP(BasePointer)------基址指針SI(SourceIndex)------源變址寄存器DI(DestinationIndex)------目的變址寄存器CS、DS、ES、SS------4個(gè)段寄存器，和偏移地址寄存器一起形成20位存儲(chǔ)器物理地址，對(duì)存儲(chǔ)器中存放的程序、數(shù)據(jù)、堆棧區(qū)域加以區(qū)別、尋址。尋址程序(指令)：CS＋I(xiàn)P；尋址數(shù)據(jù)：(DS或ES)＋(SI或DI、BX、BP)；尋址堆棧：SS＋(SP或BP)

具體用法在尋址方式中介紹CSDSESSSFSGS代碼數(shù)據(jù)附加堆棧

標(biāo)志寄存器FLAGS又稱為程序狀態(tài)字PSW，為16位寄存器，該寄存器主要有兩個(gè)作用：記錄CPU運(yùn)行結(jié)果狀態(tài)標(biāo)志；提供控制標(biāo)志。

FLAGS各位含義如下：1514131211109876543210OFDFIFTFSFZFAFPFCFFLAGSEFLAGS標(biāo)志寄存器

根據(jù)功能，8086的標(biāo)志可以分為兩類：

狀態(tài)標(biāo)志：表示前面的操作執(zhí)行后，算術(shù)邏輯部件處在怎樣一種狀態(tài)，這種狀態(tài)會(huì)像某種先決條件一樣影響后面的操作。有SF、ZF、PF、CF、AF和OF

控制標(biāo)志：每個(gè)控制標(biāo)志都對(duì)某一種特定的功能起控制作用。指令系統(tǒng)中有專門的指令用于控制標(biāo)志的設(shè)置和清除。有DF、

IF、

TF。1.存儲(chǔ)空間：

物理空間(物理存儲(chǔ)器地址空間）：程序的運(yùn)行空間,即主存空間232=4G

物理地址：物理空間

32位CPU有32條地址線，內(nèi)存最大容量4G。這4G字節(jié)稱為物理存儲(chǔ)器，每一單元的地址稱為物理地址，其地址范圍：0000,0000H~FFFF,FFFFH一.32位微處理器的地址空間

2.232位微處理器的工作模式和地址空間

虛擬空間(虛擬存儲(chǔ)器地址空間):編程空間虛擬存儲(chǔ)器是一項(xiàng)硬件和軟件結(jié)合的技術(shù)。存儲(chǔ)管理部件把主存(物理存儲(chǔ)器)和輔存(磁盤)看作是一個(gè)整體，即虛擬存儲(chǔ)器。允許編程空間為246=64T，程序員可在此地址范圍內(nèi)編程，程序可大大超過(guò)物理空間。該空間對(duì)應(yīng)的地址稱為虛擬地址或邏輯地址。運(yùn)行時(shí)，操作系統(tǒng)從虛擬空間取一部分程序載入物理存儲(chǔ)器運(yùn)行。當(dāng)程序運(yùn)行需要調(diào)用的程序和要訪問(wèn)的數(shù)據(jù)不在物理存儲(chǔ)器時(shí)，操作系統(tǒng)再把那一部分調(diào)入物理存儲(chǔ)器.……數(shù)據(jù)的交換極快，程序察覺(jué)不到。線性地址實(shí)模式：存儲(chǔ)空間僅分段，而不分頁(yè)；保護(hù)模式：存儲(chǔ)空間先分段，再分頁(yè)。分頁(yè)部件

線性空間：當(dāng)程序從虛擬空間調(diào)入物理空間時(shí)，要進(jìn)行地址轉(zhuǎn)換。

分段部件首先把虛擬地址(編程地址)轉(zhuǎn)換為線性地址,☆如果不分頁(yè)的話，線性地址就是物理地址；☆如果分頁(yè)的話，則由分頁(yè)部件把線性地址轉(zhuǎn)換為物理地址。虛擬地址不分頁(yè)物理地址分段部件I/O地址空間與存儲(chǔ)空間不重疊

CPU有一條控制線M/IO，在硬件設(shè)計(jì)上用M/IO=1，參與存儲(chǔ)器尋址，用M/IO=0參與I/O尋址。

從PC/XT～Pentium，基于Intel微處理器的系統(tǒng)機(jī)，實(shí)際上只使用低10位地址線，尋址210=1024個(gè)I/O端口。2.I/O空間:32位CPU利用低16位地址線訪問(wèn)I/O端口，所以I/O端口最多有216=64K，I/O地址空間為0000H～FFFFH。注意：I/O地址空間不分段三.

實(shí)模式下,物理地址的形成（重要）1.存儲(chǔ)器的分段管理:

我們把1M字節(jié)的存儲(chǔ)器分為任意數(shù)量的段，其中每一段長(zhǎng)度64K（216)字節(jié)。段的起始地址的高16位地址稱為該段的段基址。段內(nèi)再由16位二進(jìn)制數(shù)尋址，段內(nèi)尋址的16位二進(jìn)制數(shù)地址是存貯單元到段起始地址的距離，稱為偏移地址。一個(gè)邏輯段

1FFFFH

10000H12345H2345H(64KB)段基址：偏移量(1000H：2345H)16位段地址16位段內(nèi)偏移量16位段地址000020位物理地址地址加法器段寄存器偏移地址寄存器左移4位15016位段寄存器000020位物理地址190+15016位偏移地址實(shí)模式下20位物理地址的形成例：設(shè)某存貯單元段基址=1000H,偏移量=2345H則物理地址為：

10000H

＋

2345H12345H單元物理地址為12345H,

邏輯地址為1000H:2345H

在一個(gè)邏輯段中,各單元的段基址是相同的

偏移地址是該單元相對(duì)于段首的地址偏移量一個(gè)邏輯段

10000H12345H

存貯器中的每個(gè)存貯單元都可以用兩個(gè)形式的地址來(lái)表示：物理地址和邏輯地址。物理地址是指1MB存貯區(qū)域中的某一單元地址，地址信息是20位的二進(jìn)制代碼，以16進(jìn)制表示是00000H~FFFFFH中的一個(gè)單元，CPU訪問(wèn)存貯器時(shí)，地址總線上送出的是物理地址。編制程序，則采用邏輯地址。邏輯地址由段基址和偏移量組成。

所有段都是起始于16字節(jié)的邊界。邏輯地址需由程序員在編程時(shí)給出段基址：指明由哪個(gè)段寄存器給出即可偏移地址：由程序員在程序中給出具體值注意：物理地址是唯一的，不同的邏輯地址可得到相同的物理地址。如：

2000H：0200H——20200H2010H：0100H——20200H實(shí)模式下20位物理地址的形成

邏輯段段基址存放在……

偏移地址存放在……

代碼段

CSIP

堆棧段

SSSP

數(shù)據(jù)段

DS根據(jù)不同的尋址方式

附加段

ES/FS/GS選擇BX、SI、DI2.各邏輯段物理地址的形成(以16位尋址為例):在實(shí)模式下,段寄存器存放相應(yīng)邏輯段的段基址代碼段：CS*24+IP=指令單元的物理地址一條指令的一個(gè)字節(jié)取出后，IP自動(dòng)加1，指向下一字節(jié)。堆棧段：SS*24+SP=棧頂單元的物理地址數(shù)據(jù)段：DS*24+偏移地址=數(shù)據(jù)單元的物理地址附加段：一般也用于存放數(shù)據(jù)實(shí)模式下20位物理地址的形成實(shí)模式下20位物理地址的形成物理地址的形成3．段寄存器和指針寄存器的初值CS、IP的初值：由操作系統(tǒng)賦值DS/ES/FS/GS的初值：由程序員賦值。SS、SP的初值：①由程序員賦值②由操作系統(tǒng)自動(dòng)賦值BX/SI/DI/BP的初值：由程序員賦值。二.32位微處理器工作模式

實(shí)地址模式(實(shí)模式)

保護(hù)虛擬地址模式(保護(hù)模式)

虛擬86模式加電、復(fù)位之后，CPU自動(dòng)工作在實(shí)模式在實(shí)模式下，可以將工作模式設(shè)置為保護(hù)模式虛擬86模式是在保護(hù)模式下運(yùn)行實(shí)模式程序的一種特殊工作狀態(tài)1.實(shí)地址模式與8086兼容在實(shí)模式下，32位CPU具有與8086同樣的基本體系結(jié)構(gòu)尋址機(jī)構(gòu)、存儲(chǔ)器管理和中斷機(jī)構(gòu)均與8086一致不用虛擬地址概念，只使用地址線的低20位，存儲(chǔ)器容量最