電路設(shè)計(jì)：第1章 電路測(cè)試基礎(chǔ)

第1章電路測(cè)試基礎(chǔ)集成電路設(shè)計(jì)就是在五個(gè)因素之間的優(yōu)化：

面積、速度、功耗、可測(cè)性設(shè)計(jì)、成本可測(cè)性設(shè)計(jì)(DFT)技術(shù)方面的內(nèi)涵：

1）插入邏輯結(jié)構(gòu)使得電路容易測(cè)試

2）自動(dòng)測(cè)試圖形生成(ATPG)

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系1.1驗(yàn)證、模擬和測(cè)試在電路的設(shè)計(jì)～生產(chǎn)各個(gè)過(guò)程中，檢驗(yàn)電路所使用的方法和手段：

設(shè)計(jì)驗(yàn)證、模擬、仿真和測(cè)試。第1章電路測(cè)試基礎(chǔ)

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系1.1.1驗(yàn)證

設(shè)計(jì)驗(yàn)證：電路未實(shí)現(xiàn)前所進(jìn)行的測(cè)試。驗(yàn)證的目的是保證所設(shè)計(jì)電路符合設(shè)計(jì)要求。VLSI設(shè)計(jì)流程中對(duì)同一電路的多種描述（行為級(jí)、RTL級(jí)、門級(jí)和版圖級(jí)描述）表達(dá)了同一電路不同的方面，在不同項(xiàng)之間映射時(shí)可能會(huì)出現(xiàn)一些錯(cuò)誤，每一階段都應(yīng)驗(yàn)證。邏輯級(jí)的三個(gè)域結(jié)構(gòu)域的不同級(jí)第1章電路測(cè)試基礎(chǔ)

電路設(shè)計(jì)可分為3個(gè)層次：系統(tǒng)設(shè)計(jì)、邏輯設(shè)計(jì)、物理設(shè)計(jì)。設(shè)計(jì)過(guò)程是使用EDA工具：基于給定域和給定級(jí)的設(shè)計(jì)。設(shè)計(jì)過(guò)程實(shí)質(zhì)上反映了技術(shù)水平和EDA工具的運(yùn)用程度。設(shè)計(jì)的每一個(gè)階段都應(yīng)驗(yàn)證

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系模擬：最常用的設(shè)計(jì)驗(yàn)證手段（由EDA工具中的模擬器完成）

功能模擬

檢驗(yàn)電路的每一個(gè)功能塊是否達(dá)到設(shè)計(jì)的要求。是對(duì)電路無(wú)工作速度要求情況下所進(jìn)行的驗(yàn)證，不考慮延遲效應(yīng)。

時(shí)間模擬用EDA工具庫(kù)中的標(biāo)準(zhǔn)單元，對(duì)每個(gè)單元的基本邏輯功能及其傳播延遲都進(jìn)行了描述，模擬時(shí)對(duì)電路中的各個(gè)門施加一定的延遲，然后與功能驗(yàn)證結(jié)合進(jìn)行驗(yàn)證或單獨(dú)進(jìn)行驗(yàn)證。第1章電路測(cè)試基礎(chǔ)

設(shè)計(jì)驗(yàn)證

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系當(dāng)產(chǎn)品制造出之后，通過(guò)施加激勵(lì)和檢查響應(yīng)來(lái)驗(yàn)證產(chǎn)品。與設(shè)計(jì)驗(yàn)證不同，生產(chǎn)測(cè)試用來(lái)驗(yàn)證產(chǎn)品制造的正確與否。生產(chǎn)測(cè)試主要有兩種方式：

參數(shù)測(cè)試(parametrictesting)驗(yàn)證電路的參數(shù)是否符合要求，如對(duì)電流和電壓等參數(shù)進(jìn)行測(cè)量。

功能測(cè)試

(functionaltesting)是本課程研究的內(nèi)容，包括對(duì)電路中出現(xiàn)的故障進(jìn)行定義、故障建模與描述方法、故障檢測(cè)方法等。

生產(chǎn)測(cè)試與設(shè)計(jì)緊密相關(guān)的內(nèi)容：（1）如何在設(shè)計(jì)階段提供產(chǎn)品可測(cè)試的數(shù)據(jù)（2）如何實(shí)現(xiàn)可測(cè)性設(shè)計(jì)生產(chǎn)測(cè)試中，常用測(cè)試圖形來(lái)檢測(cè)電路中的故障和故障定位。在早期的數(shù)字電路測(cè)試中，測(cè)試生成是在門級(jí)生成的，現(xiàn)在VLSI技術(shù)下，是可測(cè)試性設(shè)計(jì)(DFT)與產(chǎn)品設(shè)計(jì)同步進(jìn)行。1.1.2生產(chǎn)測(cè)試第1章電路測(cè)試基礎(chǔ)

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系1.1.3可測(cè)性設(shè)計(jì)（DFT）采用可測(cè)性設(shè)計(jì)方法設(shè)計(jì)的電路，其內(nèi)部嵌入測(cè)試機(jī)構(gòu)，使得測(cè)試更為容易和高效，測(cè)試也成為設(shè)計(jì)優(yōu)化的一部分。第1章電路測(cè)試基礎(chǔ)

圖(a)產(chǎn)品測(cè)試許多EDA工具可以自動(dòng)完成DFT、BIST和ATPG任務(wù)利用適于Verilog和VHDL語(yǔ)言的RTL級(jí)可測(cè)性分析工具，檢測(cè)編寫(xiě)的代碼，可在邏輯綜合和后續(xù)步驟之前發(fā)現(xiàn)并解決常見(jiàn)的設(shè)計(jì)結(jié)構(gòu)問(wèn)題：異步置位/復(fù)位電路、門級(jí)或內(nèi)部生成時(shí)鐘、混合和時(shí)序反饋回路等。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系圖(c)ATE測(cè)試圖(b)BIST測(cè)試第1章電路測(cè)試基礎(chǔ)

第1章電路測(cè)試基礎(chǔ)

DFT流程

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系第1章電路測(cè)試基礎(chǔ)

1.1.4仿真1.1.5驗(yàn)證與生產(chǎn)測(cè)試之比較

仿真驗(yàn)證系統(tǒng)是為芯片設(shè)計(jì)提供一個(gè)與真實(shí)環(huán)境相同或相似的驗(yàn)證環(huán)境，及早發(fā)現(xiàn)設(shè)計(jì)上的錯(cuò)誤。仿真研究的難點(diǎn)是建立優(yōu)化的軟硬件模型或模塊，構(gòu)造新的測(cè)試環(huán)境，實(shí)現(xiàn)測(cè)試開(kāi)發(fā)平臺(tái)、EDA工具和ATE之間各種測(cè)試生成和分析數(shù)據(jù)流無(wú)縫鏈接。1.2故障及故障檢測(cè)1.2.1故障檢測(cè)的基本原理在電路檢測(cè)中，用故障來(lái)描述電路中的錯(cuò)誤，用測(cè)試圖形來(lái)檢測(cè)故障。

電路設(shè)計(jì)和制造的正確與否是通過(guò)故障檢測(cè)來(lái)實(shí)現(xiàn)的。

故障檢測(cè)就是對(duì)輸入端施加信號(hào)，觀察輸出響應(yīng)，比較該輸出響應(yīng)和無(wú)故障時(shí)理想的輸出響應(yīng)。如果二者不同，則說(shuō)明檢測(cè)到電路故障。測(cè)試的主要過(guò)程在于測(cè)試生成和測(cè)試施加。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系故障檢測(cè)第1章電路測(cè)試基礎(chǔ)

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系固定型故障此故障模型描述的失效機(jī)理：A與地短接時(shí)，不論何種邏輯信號(hào)加到與非門的輸入端上，它實(shí)現(xiàn)的功能都從 變?yōu)閆=1。(a)(b)第1章電路測(cè)試基礎(chǔ)

圖(a)為CMOS與非門的輸入A接地故障，用s-a-0表示這個(gè)固定0故障（簡(jiǎn)記為A/0）。圖(b)表示TTL反相器中輸入固定為0的情形，描述這個(gè)現(xiàn)象的故障模型也是s-a-0故障，此故障使得輸出保持邏輯1。對(duì)于圖(a)的與非門電路：輸入、無(wú)故障時(shí)的輸出響應(yīng)、故障類型及有故障的輸出響應(yīng)列表如下。輸入無(wú)故障時(shí)響應(yīng)有故障時(shí)響應(yīng)ABA/0B/0Z/0A/1B/1Z/1001110111011110011101110101110110001與非門的故障及故障檢測(cè)

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系有故障時(shí)的輸出響應(yīng)并非總是與無(wú)故障時(shí)的輸出響應(yīng)不同。結(jié)論：一個(gè)故障可由多個(gè)測(cè)試圖形檢測(cè)到（如測(cè)試圖形00,01,10都可以檢測(cè)Z/0故障）；一個(gè)測(cè)試圖形可用來(lái)檢測(cè)多個(gè)故障，但不能故障定位（如測(cè)試圖形11可以檢測(cè)Z/1,A/0,B/0故障）。第1章電路測(cè)試基礎(chǔ)

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系1.2.2測(cè)試圖形生成和測(cè)試施加

尋找一個(gè)電路故障的測(cè)試圖形的過(guò)程非常繁瑣、費(fèi)時(shí)。實(shí)際的電路具有成千上萬(wàn)的門或線。對(duì)于組合電路，一個(gè)測(cè)試圖形足以檢測(cè)到一個(gè)故障；對(duì)于時(shí)序電路，需一組測(cè)試圖形序列才可能檢測(cè)到一個(gè)故障，因?yàn)閷?duì)時(shí)序電路的故障效應(yīng)進(jìn)行傳播前，需先把電路引導(dǎo)到確定狀態(tài)。（看P.27例，糾錯(cuò)）第1章電路測(cè)試基礎(chǔ)

測(cè)試生成

產(chǎn)生測(cè)試圖形的過(guò)程。有軟件和硬件實(shí)現(xiàn)方法。

軟件一般用EDA工具或用戶開(kāi)發(fā)的程序進(jìn)行自動(dòng)測(cè)試圖形生成(ATPG)，采用確定性算法，測(cè)試代碼少。硬件一般采用內(nèi)建自測(cè)試(BIST)電路生成隨機(jī)或偽隨機(jī)測(cè)試圖形。

測(cè)試施加

把生成的測(cè)試圖形作為激勵(lì)信號(hào)，施加到被測(cè)對(duì)象，然后分析判斷的過(guò)程。

施加的方式：

把BIST嵌入到功能電路；利用自動(dòng)測(cè)試設(shè)備(ATE)。1.3

失效、缺陷和故障

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系第1章電路測(cè)試基礎(chǔ)

電路失效：由于某種原因使得電路不能正常工作。按失效的方式分:設(shè)計(jì)失誤失效、參數(shù)改變失效。IC的失效類型按失效的存在時(shí)間分:永久性失效、暫時(shí)性失效（又分為暫態(tài)失效：由外部干擾引起；間歇性失效：元件參數(shù)的變化引起）缺陷：電路因物質(zhì)方面的原因而改變了其本來(lái)的結(jié)構(gòu)。失效：物理缺陷在電路級(jí)的表達(dá)用失效方式來(lái)描述，失效方式又稱為物理故障。故障：失效方式在邏輯級(jí)和行為級(jí)則可建模為故障，這稱為邏輯故障。物理缺陷到故障的映射第1章電路測(cè)試基礎(chǔ)

故障建模：

對(duì)電路的缺陷先建立失效方式，再映射到邏輯級(jí)和行為級(jí)建立故障模型的過(guò)程。缺陷和相應(yīng)的故障模型并不一一對(duì)應(yīng)。1.3.1物理缺陷

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系第1章電路測(cè)試基礎(chǔ)

缺陷實(shí)例缺陷的形成與IC的制造工藝有關(guān)。1.3.2失效方式

大多數(shù)的失效機(jī)理可在電路級(jí)描述，其模型就是失效方式。最常見(jiàn)的失效方式是互連線短路、開(kāi)路或參數(shù)改變。1.3.3故障失效方式在邏輯級(jí)和行為級(jí)按不正確的信號(hào)值來(lái)描述，表達(dá)形式就是故障模型，它通過(guò)在電路或系統(tǒng)中信號(hào)所衍生的變化也即電路的邏輯行為來(lái)描述失效效應(yīng)。常見(jiàn)的故障模型第1章電路測(cè)試基礎(chǔ)

故障模型描述經(jīng)典故障單固定型故障(SSA或SSF)一條線固定到邏輯0或1值多重故障(MSA)兩條或兩條以上的線邏輯值固定橋接故障互不連接的兩條或兩條以上線發(fā)生電連接晶體管故障橋接故障互不連接的兩條或兩條以上線發(fā)生電連接恒定開(kāi)路故障(SOP)COMS中上舉或下拉MOS失效(不通)恒定通故障(SON)MOS管恒導(dǎo)通性能故障延遲故障電路中一條或多條路徑延遲所造成的故障間歇故障內(nèi)部參數(shù)改變所引起的故障瞬態(tài)故障耦合干擾引起不正確的信號(hào)值存儲(chǔ)單元故障模擬電路故障災(zāi)難性故障也稱硬故障，模擬元器件開(kāi)路或短路參數(shù)性故障也稱軟故障，R、L、C或晶體管跨導(dǎo)等參數(shù)值的變化超出允許范圍故障是一種模型，它通過(guò)電路的邏輯行為來(lái)描述失效效應(yīng)。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系

1.3.4故障、失效和缺陷的關(guān)系

缺陷是電路物理結(jié)構(gòu)上的改變，失效方式是失效機(jī)理在電路級(jí)的描述，故障是失效模型在邏輯級(jí)和行為級(jí)的描述。

故障，從技術(shù)角度來(lái)講是一個(gè)獨(dú)立的概念，用它來(lái)描述缺陷。作為一個(gè)模型，不必對(duì)一個(gè)缺陷完全、準(zhǔn)確地反映。

電路檢測(cè)中采用的是故障模型，而非失效方式。

第1章電路測(cè)試基礎(chǔ)

1.4經(jīng)典故障模型故障模型元器件間連接（板級(jí)測(cè)試中）改變?cè)骷嬷当淼墓收?與電路制造工藝和版圖結(jié)構(gòu)有關(guān))固定型故障開(kāi)路故障橋接故障開(kāi)路故障橋接故障恒定通故障1.4.1SSA故障

電路中某個(gè)門的一根輸入或輸出線固定于邏輯1或0的缺陷，用單固定型故障(singlestuck-atfault)模型描述，簡(jiǎn)稱SSA故障。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系第1章電路測(cè)試基礎(chǔ)

SSA是標(biāo)準(zhǔn)故障模型，用于檢測(cè)電路的“錯(cuò)誤”十分有效。其有用性表現(xiàn)在：（1）SSA故障模型表示了許多不同的失效方式；（2）SSA故障模型是與工藝無(wú)關(guān)的故障模型；（3）基于SSA故障的測(cè)試圖形可以檢測(cè)許多非經(jīng)典性故障；（4）SSA故障模型的數(shù)目比其他類型的故障模型的數(shù)目少，通過(guò)故障化簡(jiǎn)方法此數(shù)目還可以減少；（5）可以用SSA故障表達(dá)其他類型的故障。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系關(guān)于SSA，有如下兩條檢測(cè)定理：

定理1.1

對(duì)于一個(gè)無(wú)扇出的組合電路C，能夠檢測(cè)C的所有原始輸入端SSA故障的測(cè)試集，也可以檢測(cè)C中所有的SSA故障。

定理1.2

對(duì)于一組合電路C，能夠檢測(cè)C的所有原始輸入端和扇出分支上SSA故障的測(cè)試集，也可檢測(cè)C中所有的SSA故障。第1章電路測(cè)試基礎(chǔ)

1.4.2MSA故障

電路中故障的數(shù)目隨線條m的條數(shù)呈指數(shù)增加，m條線可能有個(gè)SSA故障，N條線中m重線的總個(gè)數(shù)為：

如果一根以上的線同時(shí)固定于邏輯1或0，這樣的缺陷可用多重固定型故障模型描述，簡(jiǎn)稱MSA故障。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系

m重故障數(shù)為，N條線中可能存在的MSA故障的總個(gè)數(shù)為：第1章電路測(cè)試基礎(chǔ)

節(jié)點(diǎn)數(shù)目

SSA故障故障數(shù)目?jī)芍毓收先毓收?/p>

N

2N

4C(N,2)

8C(N,3)

10100100010000

20200200020000

180198001998000199980000

960129360013293360001332933360000電路中N條線的SSA、MSA故障的數(shù)目

影響MSA故障測(cè)試的主要因素——

原始輸入的個(gè)數(shù)和重聚的扇出點(diǎn)的個(gè)數(shù)

第1章電路測(cè)試基礎(chǔ)

大部分MSA故障能由SSA故障的測(cè)試圖形集檢測(cè)到。就組合電路有以下結(jié)論：

（1）對(duì)于非冗余的兩級(jí)電路，任意一個(gè)測(cè)試SSA故障的完全測(cè)試集可測(cè)試所有的MSA故障;

一個(gè)包含不可檢測(cè)固定性故障的組合電路稱作是冗余的，因?yàn)榭偪梢酝ㄟ^(guò)移除一個(gè)門或是門的輸入來(lái)簡(jiǎn)化電路。（2）對(duì)于無(wú)扇出的電路，任意一個(gè)測(cè)試SSA故障的完全測(cè)試集可以測(cè)試所有的兩重和三重故障（內(nèi)部與根都沒(méi)有扇出）；（3）對(duì)于內(nèi)部無(wú)扇出的電路（只有電路的原始輸入才可能是根），測(cè)試SSA故障的完全測(cè)試集，同時(shí)也可測(cè)試至少98%的重?cái)?shù)小于6的MSA故障；（4）對(duì)于無(wú)扇出的所有原始輸入和電路C中所有扇出分支上的MSA故障，能夠測(cè)試它們的完全測(cè)試集也能測(cè)試C所有的MSA故障；（5）對(duì)于內(nèi)部無(wú)扇出的電路C，任意一個(gè)測(cè)試SSA故障的完全測(cè)試集可以測(cè)試C中所有的MSA故障（除非它包含P34的電路，這個(gè)電路是個(gè)故障冗余電路，ABCD=1001能檢測(cè)到SSA故障(B/1)和(C/1)，但不能檢測(cè)到（B/1,C/1))。(故障)冗余電路第1章電路測(cè)試基礎(chǔ)

無(wú)扇出電路

若某個(gè)故障在輸出端觀測(cè)不到，稱為故障湮沒(méi)，又叫做故障冗余，電路為冗余電路。（如電路中的線8就是冗余的）電路中門的輸出僅是另一個(gè)門的輸入。重聚的扇出電路電路中門的輸出是另幾個(gè)門的輸入，輸出后又匯聚在一個(gè)門上。無(wú)扇出電路舉例

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系1.5.1故障表

在對(duì)數(shù)字電路進(jìn)行測(cè)試生成時(shí)，需先對(duì)測(cè)試工具提供電路（網(wǎng)表)的描述，然后對(duì)所有要檢測(cè)的故障生成表格，這就是故障表。例如，P35的電路以及表2.5。1.5故障的等效、支配和故障冗余第1章電路測(cè)試基礎(chǔ)

如果將能用相同的測(cè)試圖形檢測(cè)到的所有SSA故障只保留一個(gè)，則可以簡(jiǎn)化故障表。也可以用故障等效和支配的概念來(lái)簡(jiǎn)化故障表。1.5.2故障等效定義：對(duì)于兩個(gè)故障f1和f2，如果檢測(cè)故障f1(f2)的每一個(gè)測(cè)試圖形也可用來(lái)檢測(cè)故障f2(f1)，則稱這兩個(gè)故障等效，也就是說(shuō)它們的測(cè)試集T1和T2是相同的，即和。

例中，故障A/0、B/0和H/0(兩輸入與門)的測(cè)試集(共7個(gè))都相同，為：

ABCDE={11000,11010,11011,11100,11101,11110,11111}

稱：A/0、B/0和H/0是等效故障。故障C/1、D/1和F/1(兩輸入或門)的測(cè)試集(共3個(gè))相同，為：

ABCDE={00001，01001，10001}

稱：

C/1、D/1和F/1是等效故障。結(jié)論（不證明）：任何一個(gè)N輸入與(與非)門所有輸入的s-a-0故障和輸出的s-a-0故障(s-a-1故障)等效任何一個(gè)N輸入或(或非)門所有輸入的s-a-1故障和輸出的s-a-1故障(s-a-0故障)等效=>故障等效的N+1個(gè)s-a故障之中的任意1個(gè)均可代表其他故障，則，簡(jiǎn)單門的故障表的長(zhǎng)度從2(N+1)個(gè)(N+1個(gè)s-a-0,N+1個(gè)s-a-1)化簡(jiǎn)為(N+2)個(gè)(N+1個(gè)s-a-0等價(jià)于1個(gè)s-a-0,N+1個(gè)s-a-1，共1+N+1=N+2)

。

對(duì)反相器，輸入端的s-a-0(s-a-1)故障與輸出端的s-a-1(s-a-0)故障等效，4個(gè)故障等效為只有2個(gè)故障。第1章電路測(cè)試基礎(chǔ)

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系1.5.3故障支配第1章電路測(cè)試基礎(chǔ)

定義：如果一個(gè)故障f1的測(cè)試集T1是另一個(gè)故障f2的測(cè)試集T2的子集，則說(shuō)故障f2支配故障f1，即。定義表明，f1的測(cè)試集能夠測(cè)試故障f2。因此生成了f1的測(cè)試圖形后無(wú)需考慮f2的測(cè)試生成，支配故障f2可以從故障表中化簡(jiǎn)掉。上例中，檢測(cè)故障C/0的測(cè)試集是檢測(cè)故障F/0的測(cè)試集的子集，故障F/0支配故障C/0，檢測(cè)故障C/0的任何一個(gè)測(cè)試圖形均可檢測(cè)故障F/0。（2輸入或門的任一輸入端S-a-0故障的測(cè)試圖形可檢測(cè)出輸出端的s-a-0故障；2輸入與門的任一輸入端S-a-1故障的測(cè)試圖形可檢測(cè)出輸出端的s-a-1故障；）對(duì)故障表進(jìn)行等效、支配化簡(jiǎn)后=>結(jié)論：任意一個(gè)N輸入的簡(jiǎn)單邏輯門只有(N+1)個(gè)s-a特征故障，只需(N+1)個(gè)測(cè)試圖形就可檢測(cè)它們（見(jiàn)P35表）。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系第1章電路測(cè)試基礎(chǔ)

2輸入或門的任一輸入端S-a-0故障的測(cè)試圖形可檢測(cè)出輸出端的s-a-0故障；2輸入與門的任一輸入端S-a-1故障的測(cè)試圖形可檢測(cè)出輸出端的s-a-1故障；abza/0b/0z/0a/1b/1z/10000000010100001011000000111110001112輸入與門(1)a/0、b/0、z/0故障等效，測(cè)試圖形11=>

與門故障減至a/0、a/1、b/1、z/1；(2)檢測(cè)a/1(b/1)的測(cè)試圖形01(10)是檢測(cè)z/1(00,01,10)的子集(z/1是支配故障)=>與門故障減至a/0、a/1、b/1；結(jié)論：2輸入與門的故障表中只有(2+1)個(gè)s-a特征故障，只需(2+1)個(gè)測(cè)試圖形(11,01,10)就可檢測(cè)它們。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系1.5.4故障表簡(jiǎn)化第1章電路測(cè)試基礎(chǔ)

用故障等效與支配的概念，可以對(duì)簡(jiǎn)單的N輸入門的故障表進(jìn)行化簡(jiǎn)。推廣到圖2.13所示電路，故障表如表2.5，它有10條線，故障表中有20個(gè)故障:{A/0,B/0,C/0,D/0,E/0,F/0,G/0,H/0,V/0,Z/0,A/1,B/1,C/1,D/1,E/1,F/1,G/1,H/1,V/1,Z/1}對(duì)與門、或門運(yùn)用等效的關(guān)系，可得到以下等效分組：

{A/0,B/0,H/0}→A/0；

{C/1,D/1,F/1}→C/1；

{H/1,V/1,Z/1}→H/1；

{G/0,E/0,V/0}→G/0；

{F/0,G/1}→F/0。等效處理后，可得故障表：

{A/0,B/0,C/0,D/0,E/0,F/0,G/0,H/0,V/0,Z/0,A/1,B/1,C/1,D/1,E/1,F/1,G/1,H/1,V/1,Z/1}去掉了9個(gè)

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系第1章電路測(cè)試基礎(chǔ)

等效處理后，可得故障表：

{A/0,B/0,C/0,D/0,E/0,F/0,G/0,H/0,V/0,Z/0,A/1,B/1,C/1,D/1,E/1,F/1,G/1,H/1,V/1,Z/1}還有11個(gè)

{A/0,C/0,D/0,F/0,G/0,Z/0,A/1,B/1,C/1,E/1,H/1}再找到支配關(guān)系——

與門輸出1故障、或門輸出0故障、反相器輸出0故障都是支配故障，即：

H/1；V/1；F/0；Z/0；G/0。它們是支配故障，從故障表中去除，得到最終的故障表：

{A/0,C/0,D/0,F/0,G/0,Z/0,A/1,B/1,C/1,E/1,H/1}{A/0,C/0,D/0,A/1,B/1,C/1,E/1}(此電路只需7個(gè)測(cè)試向量來(lái)測(cè)試)此表并不唯一，因?yàn)楣收螦/0和C/1可由同一個(gè)等效組中其他的故障代替。1.5.5檢查點(diǎn)（檢查點(diǎn)定律：一套簡(jiǎn)便的簡(jiǎn)化故障點(diǎn)的方法）第1章電路測(cè)試基礎(chǔ)

定義：組合電路中的原始輸入和扇出分支稱為檢查點(diǎn)（右圖）。檢查點(diǎn)定理：對(duì)組合電路，能夠測(cè)試其中所有檢查點(diǎn)SSA故障的測(cè)試圖形，也可以測(cè)試電路中所有的SSA故障。電路無(wú)故障時(shí)輸出函數(shù)為電路有故障8/1時(shí)的輸出函數(shù)為，即。故障8/1的效應(yīng)在輸出端觀測(cè)不到，這種故障湮沒(méi)稱為故障冗余。具有冗余的電路1.5.6故障冗余第1章電路測(cè)試基礎(chǔ)

任何一個(gè)信號(hào)如果經(jīng)兩個(gè)方向傳播，都可能出現(xiàn)不一致情況，對(duì)于故障就可能把故障的效應(yīng)湮沒(méi)掉。組合邏輯電路是非反饋電路，一個(gè)信號(hào)經(jīng)兩個(gè)方向傳播，唯一可能的方式是重聚的扇出電路。重聚

信號(hào)經(jīng)過(guò)不同方式和路徑傳播后，幾路信號(hào)又同時(shí)作為一門電路的輸入。結(jié)論：對(duì)于組合電路，故障冗余只存在于重聚的扇出分支或路徑上。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系第1章電路測(cè)試基礎(chǔ)

結(jié)論：對(duì)于組合電路，故障冗余只存在于重聚的扇出分支或路徑上。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系冗余故障的判斷方法：假定線i是電路中的冗余線。如果線i可以去掉并由邏輯常數(shù)j的線（j為0或1，但不能即為0又為1）代替，那么故障i/j是不可測(cè)故障，但故障i/j是可測(cè)故障；如果線i的邏輯均可由j或j代替，則故障i/j是不可測(cè)故障。例，(a)中的8線去掉用邏輯1代替、(b)中的13去掉用邏輯0代替時(shí)，對(duì)應(yīng)電路實(shí)現(xiàn)的功能沒(méi)改變，這兩根線為故障冗余線，電路是具有故障冗余的電路。1.6.1橋接故障當(dāng)缺陷使兩根或兩根以上不相連的線短接在一起并形成線邏輯時(shí)，用橋接故障(bridgingfault)模型來(lái)描述。當(dāng)橋接故障涉及的線條數(shù)r≥2時(shí)，則稱該故障為多重橋接故障，否則為單橋接故障。第1章電路測(cè)試基礎(chǔ)

1.6晶體管級(jí)故障模型MOS電路常見(jiàn)故障：晶體管短路或開(kāi)路，柵極、源極和漏極的開(kāi)路，柵與漏、源或者溝道之間的短路。因?yàn)椋涸谒械墓收蠗l件下MOS組合電路并不保持組合邏輯特性。這些缺陷不能用經(jīng)典的故障模型在門級(jí)描述，需在晶體管級(jí)引入失效方式，進(jìn)而建立模型。具有橋接故障的電路的行為與其采用的工藝有關(guān)。在TTL電路中線與;ECL(射極耦合邏輯

)電路中線或;CMOS電路中更復(fù)雜，線邏輯與驅(qū)動(dòng)短接線的門的類型及這些門的輸入有關(guān)。 兩個(gè)反相器輸出短接，可建模為線邏輯：輸入條件相關(guān)的驅(qū)動(dòng)輸出值線邏輯A=B任意比值NOTA=0,B=1RP1>RN2RP1<RN2C=D=0C=D=1ANDORA=1,B=0RN1>RP2RN1<RP2C=D=1C=D=0ORAND橋接故障模型第1章電路測(cè)試基礎(chǔ)

A=0,B=1，p1導(dǎo)通N1截止，RP1很小RN1很大，

p2截止N2導(dǎo)通，RP2很大RN2很小，

分壓電路的D點(diǎn)值取決于RP1與RN2的關(guān)系。BACMOS電路中更復(fù)雜，線邏輯與驅(qū)動(dòng)短接線的門的類型及門的輸入有關(guān)。如，門的類型是反相器，門的輸入如下表所示。用分壓器來(lái)描述電路：

A=B，輸出值相等，檢測(cè)不到橋接故障；

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系第1章電路測(cè)試基礎(chǔ)

橋接故障有可能改變電路的拓?fù)浣Y(jié)構(gòu)，導(dǎo)致電路的功能發(fā)生根本的改變。如所示電路，NMOS電路正常實(shí)現(xiàn)的函數(shù)是，橋接故障導(dǎo)致電路功能為Z=AB+CD橋接故障導(dǎo)致電路功能發(fā)生變化Z=AB+CDCDSSA的測(cè)試集可以用來(lái)檢測(cè)橋接故障。檢測(cè)橋接故障的方法還有窮舉測(cè)試、電流測(cè)試。1.6.2NMOS電路的短路與開(kāi)路故障1357

為開(kāi)路故障；GS短接；DS短接；6GD短接；第1章電路測(cè)試基礎(chǔ)

GDS如圖所示為E/D(增強(qiáng)型與耗盡型

)NMOS電路：1：開(kāi)路，s-a-1，輸入A=0，Z=1；A=1，Z=1.2：GS短接，s-a-0，輸入A恒等于0，Z=1.3：開(kāi)路，s-a-1，輸入A=0，Z=1；A=1，Z=1.4：DS短接，s-a-0，輸入A=0，Z=0；A=1，Z=0.5：開(kāi)路，浮柵，保持某態(tài)，當(dāng)電荷泄漏完為1.6：GD短接，輸入A=0，Z=0；A=1，管子導(dǎo)通，Z應(yīng)該為0，但是負(fù)載管的作用會(huì)使Z抬高，所以Z不確定。7：開(kāi)路：A=0，晶體管不導(dǎo)通，Z保持原態(tài)；A=1，Z=0。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系1.6.3COMS電路開(kāi)路故障恒定開(kāi)路故障示意

恒定開(kāi)路故障SOP——非典型故障

CMOS電路中，上舉或下拉晶體管的開(kāi)路失效將導(dǎo)致反相器具有記憶元件的功能，對(duì)此類開(kāi)路故障的檢測(cè)需要專門的測(cè)試序列。第1章電路測(cè)試基礎(chǔ)

圖(a)：12點(diǎn)故障的測(cè)試序列：

A=0，1456測(cè)試序列：

A=1，0圖(b)：

A=1，B=0N2導(dǎo)通，N1截止P2截止，P1導(dǎo)通=>VOUT=1。但是因?yàn)椤?，VOUT保持。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系對(duì)于MOS管，恒定通（SON）描述以下幾種情況。MOS管的短路短路和開(kāi)路故障都要用電流測(cè)試方法來(lái)檢測(cè)第1章電路測(cè)試基礎(chǔ)

1或4處的短接使得A=0時(shí)無(wú)效；（DS短路，GD短路）2或3處的短接使得A=1時(shí)無(wú)效；5或6處的短接使得Z隨A變化；1.6.4CMOS電路的恒定通與短路故障在晶體管級(jí)引入失效方式進(jìn)而建立故障模型的方法----

優(yōu)點(diǎn)：可以對(duì)物理缺陷更準(zhǔn)確的表達(dá)，缺點(diǎn)：提高了模型的復(fù)雜度，測(cè)試圖形生成難度大。GDS有文獻(xiàn)專門將晶體管漏源間的短路缺陷用恒定通故障描述。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系1.7.1延遲故障

即使電路結(jié)構(gòu)無(wú)誤，信號(hào)傳播的延遲也可能導(dǎo)致異常，此種情況用延遲故障(delayfault)來(lái)描述。

檢測(cè)此類故障的最終目的：在設(shè)計(jì)的時(shí)鐘頻率下電路工作不出現(xiàn)異常。延遲測(cè)試主要用兩種模型：（1）源于門的門延遲故障(GateDelayFault，GDF)

（2）源于路徑的路徑延遲故障(PathDelayFault，PDF)第1章電路測(cè)試基礎(chǔ)

1.7.2暫時(shí)失效暫時(shí)失效不具有重復(fù)性，因此難以尋找其規(guī)律，對(duì)其研究也不如硬失效那樣透徹。不同數(shù)字元件都會(huì)有暫時(shí)失效現(xiàn)象，在存儲(chǔ)器和微處理器中尤為突出。1.7其它類型故障模型

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系電路的可測(cè)性是一個(gè)抽象的概念，涉及測(cè)試的各個(gè)方面。可測(cè)性的兩個(gè)重要因素是可控性和可觀性。根據(jù)經(jīng)驗(yàn)總結(jié)，可測(cè)性的電路應(yīng)具有以下特征：電路容易處于理想的初始狀態(tài)（可控性）；通過(guò)對(duì)電路的原始輸入端施加測(cè)試圖形，電路的任意內(nèi)部狀態(tài)都容易設(shè)置（可控性）；通過(guò)電路的原始輸出，電路的內(nèi)部狀態(tài)可唯一的確認(rèn)（可觀性）。可控性、可觀性及可測(cè)性邏輯可測(cè)性的計(jì)算機(jī)輔助度量(ComputerAidedMeasureforLogicTestability,CAMELOT)是一個(gè)確定性可測(cè)性分析方法。第1章電路分析基礎(chǔ)

衡量電路的可測(cè)性有很多方法，比較重要的是確定性分析方法和概率法。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系數(shù)字電路的各種模型和描述方法在電路設(shè)計(jì)、制造、測(cè)試中，電路模型的表達(dá)方法對(duì)設(shè)計(jì)驗(yàn)證、故障模型建立和模擬方法、測(cè)試生成方法影響很大。電路模型可分為內(nèi)部模型和外部模型：

內(nèi)部模型在計(jì)算機(jī)內(nèi)部以數(shù)據(jù)結(jié)構(gòu)和（或）程序方式表達(dá)電路；

外部模型用戶使用的模型——

數(shù)學(xué)等式表達(dá)方法(開(kāi)關(guān)函數(shù)、有限狀態(tài)機(jī)等）表格表達(dá)方法（真值表、狀態(tài)表）圖示表達(dá)方法（原理圖、圖、BDD圖）

HDL語(yǔ)言描述第1章電路測(cè)試基礎(chǔ)

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系開(kāi)關(guān)函數(shù)第1章電路測(cè)試基礎(chǔ)

定義：假定代表n個(gè)邏輯變量，每個(gè)變量的取值為0或1，則為的開(kāi)關(guān)函數(shù)。函數(shù)f的取值為0或1，取決于的賦值及其運(yùn)算關(guān)系。每個(gè)變量可取兩個(gè)值，那么n個(gè)變量就有個(gè)最小項(xiàng)，有不同的開(kāi)關(guān)函數(shù)。1.開(kāi)關(guān)函數(shù)的形式(1)SOP與POS形式如果開(kāi)關(guān)函數(shù)由多個(gè)乘積(與運(yùn)算)相加(或運(yùn)算)組成，每一個(gè)乘積項(xiàng)由一系列變量的原碼或反碼相與而成，這種形式稱為開(kāi)關(guān)函數(shù)的SOP(SumofProducts)的形式。如果開(kāi)關(guān)函數(shù)只用最小項(xiàng)的和來(lái)表示，則稱為正交的SOP形式。(2)正交項(xiàng)2.開(kāi)關(guān)函數(shù)的Shanoon展開(kāi)式第1章電路測(cè)試基礎(chǔ)

(3)正交的POS形式如果開(kāi)關(guān)函數(shù)只用最大項(xiàng)的與來(lái)表示，則稱為正交的POS形式。如果開(kāi)關(guān)函數(shù)不是以正交形式表達(dá)，可用代數(shù)方式把它轉(zhuǎn)化成為正交的POS或SOP形式，

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系（1）（2）（3）（4）（5）3.常用公式

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系第1章電路測(cè)試基礎(chǔ)

(6)(7)(8)(9)

(10)(11)(12)如果，則有

(13)如果，則有邏輯函數(shù)的異或表達(dá)可以用兩級(jí)與和異或的電路來(lái)描述任意邏輯函數(shù)。邏輯函數(shù)的異或表達(dá)在電路測(cè)試中非常有用。圖第1章電路測(cè)試基礎(chǔ)

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系圖G(V,E,W)由節(jié)點(diǎn)V的集合、邊E和權(quán)W的集合組成。邊反映的是節(jié)點(diǎn)u和v之間的關(guān)系如果反映的只是節(jié)點(diǎn)u到v的關(guān)系，并不反映節(jié)點(diǎn)v到u的關(guān)系，則稱這樣的圖為有向圖。

相鄰與一條邊有關(guān)系的那些節(jié)點(diǎn);

孤立節(jié)點(diǎn)與其他節(jié)點(diǎn)無(wú)任何關(guān)系的節(jié)點(diǎn)；出度

從一個(gè)節(jié)點(diǎn)出發(fā)的邊的數(shù)量；

入度

進(jìn)入到一個(gè)節(jié)點(diǎn)的邊的數(shù)量。

無(wú)向圖圖中的邊具有對(duì)稱關(guān)系，。路徑由邊組成的序列。連通圖圖中任意節(jié)點(diǎn)與其他任何節(jié)點(diǎn)之間存在一條路徑.