《微型計算機技術》-學習輔導

《微型計算機技術》學習輔導劉明華中師范大學計算機科學系21教學目的

隨著微型計算機在各行各業(yè)中應用的不斷擴大，包括單片機在內的微型計算機的應用已隨處可見，理工科學生有必要了解掌握該領域的理論知識及專業(yè)技術,《微型計算機技術》是計算機科學與技術專業(yè)重要的專業(yè)課程。本課程系統(tǒng)地介紹微型計算機系統(tǒng)的基本組織結構及基本工作原理，微型計算機接口原理及應用技術。重點闡述微處理器與外界連接技術，包括硬件接口電路的設計和相關應用軟件的設計。

32教學要求

本課程要求學生理解和掌握微型計算機的基本概念、基本理論和基本方法，通過本課程的學習，使學生了解微型計算機系統(tǒng)的特點、工作原理和組織結構，掌握微型計算機接口技術的基本原理和方法，具有分析和設計接口的能力，為開發(fā)和應用微型計算機系統(tǒng)打下良好的理論和實踐基礎。

42具體要求1

微型計算機系統(tǒng)的組織結構及工作原理： 微處理器芯片、微型計算機、微型計算機系統(tǒng)的基本組織結構和基本工作原理；52具體要求2

微型計算機接口原理及應用技術： 接口的基本概念；定時計數(shù)器、并行接口、串行接口、中斷控制器、DMA控制器、A/D和D/A轉換器接口等接口電路的工作原理、硬件設計及軟件驅動程序的編程方法；I/O端口地址譯碼電路設計。62具體要求3

微型計算機技術現(xiàn)狀與發(fā)展趨勢： 嵌入式系統(tǒng)、軟硬件協(xié)同設計（Software/HardwareCo-Design）、系統(tǒng)芯片（SystemonChip，SOC）、具有知識產權的內核(IntellectualPropertyCore,IP核)等技術

72與其它課程的關系

計算機組成原理、計算機系統(tǒng)結構和微型計算機技術是計算機科學與技術專業(yè)的核心課程。 但三門課程內容陳舊且彼此交叉重復，為此1997年教育部邀請國內資深教授、參照國外同類權威教材，組織確定該系列教材的內容劃分和所屬重點。82各課程的重點

計算機系統(tǒng)結構：重點論述計算機系統(tǒng)的各種基本結構、設計技術和性能定量分析方法；計算機組成原理：側重討論計算機基本部件的構成和組成方式，基本運算的操作原理和單元的設計思想、操作方式及其實現(xiàn)；微型計算機技術：突出應用，詳細講述微處理器芯片、計算機主板、接口技術和應用編程方法。92教材與教學參考書

教材：《微型計算機技術》，孫德文，高等教育出版社，2001.1。參考書：

1．《微型計算機接口技術及其應用》，劉樂善等，華中科技大學出版社，2000.1。

2．《微型計算機原理及應用》，周明德，清華大學出版社。2000.2。第一章微型計算機概論11本章重點與難點內容

本章主要介紹有關微型計算機系統(tǒng)的基本概念，包括微處理器、微型計算機和微型計算機系統(tǒng)的定義，微型計算機的發(fā)展概況，微型計算機的特點和應用，以及微型計算機的分類，并在此基礎上從三個層面上引出微機系統(tǒng)總線結構的概念。重點了解微型計算機系統(tǒng)各組成部件的功能和相互關系，理解微型計算機系統(tǒng)的總線結構的特點，以及對于微處理器、微型計算機和微型計算機系統(tǒng)，如何采用總線結構框架連接各部分組件而構成一個整體。

12§1關于微型計算機的簡單介紹

首先介紹微處理器、微型計算機和微型計算機系統(tǒng)的定義以及三者之間的關系。對于微處理器的發(fā)展概況，應結合微電子學的發(fā)展來了解微處理器芯片技術，以及所遵循的摩爾定律，即芯片的容量每18-24個月增加一倍。13術語

運算器 微處理器控制器 寄存器微型計算機內存儲器 硬件 輸入/輸出接口 輸入/輸出設備及外存儲器 微型計算機系統(tǒng) 電源、面板、機架等

軟件系統(tǒng)軟件 應用軟件

14微型計算機系統(tǒng)基本構成15微處理器中央處理器（CPU）運算器完成算術/邏輯運算控制器操作控制寄存器組存放參加運算的數(shù)據(jù)、中間結果、地址等16微型計算機的發(fā)展摩爾定律第N代微處理器17摩爾定律芯片的容量每18-24個月增加一倍18微處理器的發(fā)展4004(2300/50μm)/80088080/8085、8086/808880286/80386/80486Pentium/PentiumPro/PentiumⅡPentiumⅢ/PentiumⅣ(4200萬/0.13μm)集成電路技術的發(fā)展是基礎高性能、低能耗、高速度、低成本19Intel400420Intel808821IntelPentium22IntelPentiumⅡ23主頻為3.2G的Intel處理器處理器核心：Prescott和Northwood24§1關于微型計算機的簡單介紹

微型計算機系統(tǒng)的發(fā)展經歷了四個階段：電子管計算機(1946)、晶體管計算機(1958)、集成電路計算機(1965)、大規(guī)模集成電路計算機(1970)。 微型計算機系統(tǒng)往兩個方向發(fā)展，一是越來越大：小→中→大→巨，二是越來越?。何⑿陀嬎銠C。25電子計算機的發(fā)展電子管計算機(1946)晶體管計算機(1958)集成電路計算機(1965)大規(guī)模集成電路計算機(1970)越來越大:小→中→大→巨型機越來越小:微型計算機(PC、單片機、單板機)…...26電子計算機的發(fā)展——ENIAC第一臺電子計算機（通用可編程序）18800電子管30噸150平方米150kw5000次/秒27電子計算機的發(fā)展——ENIAC28電子計算機的發(fā)展——ENIAC29電子計算機的發(fā)展——ENIAC30§1關于微型計算機的簡單介紹

在學習微型計算機系統(tǒng)基本構成之后，按照組裝形式和系統(tǒng)規(guī)模，可以把微型計算機劃分為單片機、單板機和個人計算機。其中單片機是將CPU、部分存儲器、部分I/O接口集成在一個芯片上，單板機是將CPU、存儲器、I/O接口及部分I/O設備安裝在一個印刷線路板上。

31單片機將CPU、部分存儲器、部分I/O接口集成在一個芯片上32單板機將CPU、存儲器、I/O接口及部分I/O設備安裝在一個印刷線路板上33研華工控主板：SOM--2353

CPU:NSGeodeGX1-300

芯片組:NSCS5530A

內存:在板64MBSDRAM

VGA:支持VGA和VESA,最大可達 1280x1024和1024x768

LCD接口:18位LCD信號輸出

網口:10/100Mbps

Audio:AC97

尺寸:68mmx100mm

功耗＜5V@1.6A34EmbeddedSolutionOS為WinCE，并可支持ROM、LCD、觸摸屏、COM等所有硬件的功能1個COM，1個CFC(64M/128M)、1個USB、1個鍵盤、1個鼠標接口、1個PCMCIA接口、一個Audio、一個LCD在SOM-2353的基礎上，開發(fā)一底板:35§2微型計算機系統(tǒng)的總線結構

分別在微處理器、微型計算機和微型計算機系統(tǒng)三個層面上介紹微處理器的典型結構、微型計算機的基本結構，以及用元件級總線、板卡總線和通信總線構成微機系統(tǒng)。

36三個層面上的典型結構37總線在計算機中，各個部件之間傳送信息的公共連線稱為總線。內部總線元件級總線板卡總線/局部總線38地址總線（AddressBus）CPU用來向存儲器或I/O端口傳送地址單向（CPU發(fā)出）位數(shù)(n)決定了CPU可直接尋址的內存容量(2n)39數(shù)據(jù)總線（DataBus）CPU與存儲器及外設交換數(shù)據(jù)的通路雙向、三態(tài)位數(shù)與微處理器的位數(shù)相同40控制總線（ControlBus）用來傳輸控制信號由兩種方向的單向控制信號組成第二章

80X86微處理器的結構

42本章重點與難點內容

微處理器是微型計算機系統(tǒng)的控制核心。本章主要內容是介紹80X86系列微處理器（從8086到PentiumⅢ）的結構特點，詳細討論80X86微處理器的編程結構、引腳信號功能及總線時序。重點學習8086CPU的內部結構、8086CPU的引腳信號及其功能、8086的存儲器組織、8086的系統(tǒng)配置以及8086CPU的時序，特別是8086CPU的一些控制信號的功能應深刻理解和熟練掌握。43本章重點與難點內容

本章難點是8086系統(tǒng)工作在最小方式下的配置以及總線時序，要求能夠畫出8086系統(tǒng)最小方式的配置框圖，分析各部件功能以及8086系統(tǒng)工作總線時序。

44§1從8086到Pentium

Ⅲ

8086微處理器內部結構包括BIU（總線接口單元）和EU（執(zhí)行單元）部件。總線接口單元由段寄存器（CS、DS、SS、ES）、指令指針寄存器(IP)、地址加法器、內部寄存器、指令隊列緩沖器及I/O控制邏輯等部分組成。它是CPU與外部(存儲器、I/O)的接口，提供總線信號并完成所有總線操作，例如地址形成(邏輯地址→物理地址)、取指令(CS：IP)、指令排隊以及讀/寫操作數(shù)等功能。

45§1從8086到Pentium

Ⅲ

執(zhí)行單元部件由通用寄存器組、專用寄存器組、算術邏輯運算單元（ALU）、標志寄存器（FR）和內部控制邏輯組成，負責全部指令的譯碼和執(zhí)行、

向BIU提供數(shù)據(jù)和地址、管理內部寄存器及標志寄存器(PSW)等。應理解EU和BIU的操作關系和指令流水。

簡單了解80286、80386、80486、Pentium系列各類微處理器的結構特點以及相互之間的關系。

468086CPUIntel，1978年，16位29000個晶體管，3μm40pin，雙直列封裝5MHz/8MHz/10MHz478086CPU結構圖488086CPU內部結構總線接口單元BIU

由段寄存器（CS、DS、SS、ES）、指令指針寄存器(IP）、地址加法器、內部寄存器、指令隊列緩沖器及I/O控制邏輯等部分組成。

執(zhí)行單元部件EU

由通用寄存器組、專用寄存器組、算術邏輯運算單元（ALU）、標志寄存器（FR）和內部控制邏輯組成。49總線接口部件BIUCPU與外部(存儲器、I/O)的接口提供總線信號完成所有總線操作功能地址形成(邏輯地址→物理地址)取指令(CS:IP)、指令排隊讀/寫操作數(shù)總線控制50指令執(zhí)行部件EU負責全部指令的譯碼和執(zhí)行向BIU提供數(shù)據(jù)和地址管理寄存器及標志51§280X86微處理器的編程結構

80X86微處理器的寄存器組主要包括基本結構寄存器、系統(tǒng)級寄存器、調試和測試寄存器以及浮點寄存器。8086微處理器有14個基本結構寄存器，按其用途可分為8個通用寄存器（AX、BX、CX、DX、SP、BP、SI、DI）、2個專用寄存器（IP、Flags）和4個段寄存器（CS、DS、SS、ES）3類。對于80286、80386、80486、Pentium系列各類微處理器的系統(tǒng)級寄存器、調試和測試寄存器以及浮點寄存器可作一般性了解。

52內部寄存器結構53標志寄存器(PSW)54§380X86微處理器的引腳功能

對于80X86微處理器的引腳功能，本節(jié)詳細描述8086/8088引腳功能，介紹時鐘發(fā)生、總線鎖存、總線緩沖和總線收發(fā)等概念。通過對8086/8088的引腳按功能劃分（地址總線、數(shù)據(jù)總線、控制總線及時鐘與電源等其它）來學習，重點掌握時分復用技術在8086/8088引腳中的應用、8088與8086的差異、8086CPU常用控制信號的引腳功能以及8086系統(tǒng)配置工作方式（最小方式與最大方式）的區(qū)別。在此基礎上也簡要描述32位微處理器（80386、80486、Pentium）的引腳功能。558086CPU的引腳兩種模式(MN/MX)最小模式單CPU系統(tǒng)最大模式多CPU系統(tǒng)協(xié)處理器系統(tǒng)568086CPU的引腳四類引腳地址總線:20位地址線數(shù)據(jù)總線:16位數(shù)據(jù)線控制總線:讀/寫/...其他:電源/時鐘/...578086CPU的引腳——數(shù)據(jù)/地址數(shù)據(jù)/地址引腳AD15~AD0數(shù)據(jù)/地址復用,地址需鎖存(T1,ALE)20位內存地址的低16位16位I/O地址A19~A16/S6~S3地址/狀態(tài)20位內存地址的高4位/運行狀態(tài)588086CPU的引腳——控制總線BHE/S7高8位數(shù)據(jù)允許/狀態(tài)MN/MX最小/最大模式RD讀選通WR寫選通ALE地址鎖存允許DEN數(shù)據(jù)允許DT/R數(shù)據(jù)發(fā)送/接收READY準備就緒598086CPU的引腳——控制總線INTR可屏蔽中斷請求INTA中斷響應NMI不可屏蔽中斷請求RESET復位,FFFF0H開始HOLD總線保持請求HLDA總線保持響應CLK時鐘VCC,GND+5V,信號地608088與8086的差異8088外部8位數(shù)據(jù)總線4字節(jié)指令隊列IO/M準十六位CPU8086外部16位數(shù)據(jù)總線6字節(jié)指令隊列M/IO十六位CPU618086系統(tǒng)配置8086最小模式系統(tǒng)8088最小模式系統(tǒng)628086最小模式系統(tǒng)63地址鎖存828264雙向數(shù)據(jù)總線收發(fā)器82861:→0:←658088最小模式系統(tǒng)66§480X86微處理器的基本時序

理解8086微處理器的總線時序，8086執(zhí)行指令涉及三種周期，即時鐘周期、總線周期和指令周期。首先要掌握這三種周期的區(qū)別與相互之間的聯(lián)系。時鐘周期T是CPU的時鐘頻率的倒數(shù)，總線周期是完成一次總線操作所需的時間，一般包含多個T(典型4個)，指令周期是執(zhí)行一條指令所需的時間包含多個總線周期。67§480X86微處理器的基本時序

其次要掌握幾種基本總線周期（例如讀操作、寫操作、中斷響應周期和系統(tǒng)復位等）的時序關系。要求結合8086微處理器的引腳信號的功能理解三總線信號在這些典型的總線周期中出現(xiàn)的時間關系，從而為學習8086微處理器同內存儲器及I/O設備的接口作準備。

688086CPU時序概念指揮:CLK時鐘周期CPU的時鐘頻率的倒數(shù),T總線周期完成一次總線操作所需的時間,多個T(典型4個)指令周期執(zhí)行一條指令所需的時間,多個總線周期69時鐘周期或狀態(tài)周期8086CPU內部的邏輯操作以及與外部存儲器和I/O交換數(shù)據(jù)進行的總線操作全部由CPU的時鐘來定時的。

CPU的基本定時單位稱為時鐘周期或者狀態(tài)周期。假設8086的主頻為10MHz，一個時鐘周期為100ns。70總線周期及其典型示意圖

CPU為了讀取指令或傳送數(shù)據(jù)，需要通過總線接口部件BIU與存儲器或I/O接口進行信息交互，執(zhí)行對總線的操作。進行一次數(shù)據(jù)傳送的總線操作定義為一個總線周期。71總線周期(讀操作)72總線周期(寫操作)73中斷響應周期（INTA）74中斷響應周期（INTA）第一個INTA周期通知外設接口（或中斷控制器），準備好中斷類型信息第二個INTA周期放出中斷類型號數(shù)據(jù)CPU從DB獲取中斷類型號第三章

內存儲器及其接口

76本章重點與難點內容

本章主要討論內存儲器及其接口，主要內容包括三部分。第一部分介紹三類典型的半導體存儲器芯片（SRAM芯片HM6116、DRAM芯片Intel2164和EPROM芯片Intel2732）的結構、工作原理和外特性。在此基礎上，第二部分重點講述半導體存儲器芯片同微處理器接口的基本技術。77本章重點與難點內容

特別是在第三部分介紹16位和32位微機系統(tǒng)中存儲器接口技術。要求深刻理解三類典型半導體存儲器芯片的外特性和讀寫過程，以及常用譯碼器（如74LS138）的特性和應用，重點掌握存儲器接口的基本技術，難點是16位和32位微機系統(tǒng)中存儲器接口的技術特點。78§1半導體存儲器

存儲器是計算機系統(tǒng)中重要的組成部分，用于存放計算機系統(tǒng)工作時所用的信息。首先要求掌握存儲系統(tǒng)概念、存儲器系統(tǒng)的體系結構、內存儲器中的數(shù)據(jù)組織、存儲器的分類及半導體存儲器芯片的主要性能指標。對于三類典型半導體存儲器芯片（SRAM芯片HM6116、DRAM芯片Intel2164和EPROM芯片Intel2732）的結構、工作原理和外特性，要求了解各引腳的功能。79存儲器概述計算機中用來存儲程序和數(shù)據(jù)的部件表征計算機的記憶能力存儲器多種分類80存儲器分類存儲器按用途可分為：內存儲器（主存）與外存儲器（輔存）存儲器按用途可分為：TTL型（雙極型）與MOS型（單極型）存儲器按存取方式可分為：RAM與ROM81存儲器概述存儲器的引腳特征地址線數(shù)據(jù)線片選輸出允許讀/寫控制82半導體存儲器半導體存儲器的主要性能指標存儲容量：存取速度：存取時間、存儲周期可靠性：MTBF功耗性能/價格比83半導體存儲器RAMSRAM:速度快、集成度低DRAM：速度慢、集成度高ROMMROMPROMEPROMEEPROM84RAM結構、工作原理、典型器件隨機存取存儲器RAM在正常環(huán)境下可根據(jù)需要進行數(shù)據(jù)的讀出和寫入易失性存儲器，需要DC的支持SRAM/DRAM85SRAM內部結構86SRAM例：SRAM2114（1K×4位）1K個存儲單元，每單元4位需要10條地址線，4條數(shù)據(jù)線直接與地址、數(shù)據(jù)線相連87DRAM內部結構——Intel2164(64K×1)88DRAMIntel2164(64K×1位)行、列地址復用，只有一半的地址引腳利用RAS、CAS進行控制需要刷新（典型為2ms~4ms）可通過雙路復用器電路（74LS157）與地址線相連89DRAMS=0：A路S=1：B路90ROM結構、工作原理、典型器件只讀存儲器非易失性存儲器，主要存放不經常修改的數(shù)據(jù)、程序等往往以字節(jié)為基本單元91EPROM——2716（2K×8）92§2半導體存儲器接口的基本技術

首先熟悉典型的3-8譯碼器74LS138，能綜合應用各種典型芯片進行存儲器系統(tǒng)的設計與分析，掌握存儲空間的地址分配和片選技術，特別注意半導體存儲器芯片同微處理器連接口時應注意的問題。93存儲器接口技術存儲器與CPU的連接數(shù)據(jù)線——根據(jù)單元寬度連接地址線片內地址——選擇片內的單元片外地址——參與地址譯碼，確定被選中的存儲芯片地址選擇全譯碼、部分譯碼、線選、混合譯碼94存儲器接口技術全譯碼所有的片外地址均參與譯碼，地址空間無浪費74LS13895存儲器接口技術部分譯碼部分片外地址參與譯碼線路較簡單地址有重疊96存儲器接口技術線選個別片外地址線直接連至存儲芯片的片選輸入端有大量的地址重疊只適用于小存儲容量需求的場合97存儲器接口技術存儲器接口中考慮的問題時序配合負載能力選擇存儲芯片98存儲器與8位系統(tǒng)的連接99§316位和32位系統(tǒng)中內存儲器接口

在掌握存儲器擴展技術之后，應能理解PC機中的存儲器組織，特別是16位微機系統(tǒng)中存儲器接口的技術特點，包含奇偶分體、8088/8086的存儲器訪問操作等。

100存儲器與16位CPU的連接101存儲器與16CPU的連接102存儲器與CPU的連接103存儲器與16位CPU的連接#1~#8，SRAM6116(2K×8)#9~#16,EPROM2732(4K×8)第四章

輸入/輸出

105本章重點與難點內容

微處理器同外設的連接和信息傳遞是微機系統(tǒng)要解決的最主要的問題，本章在介紹輸入輸出的一般問題的基礎上，要求著重掌握微機系統(tǒng)中數(shù)據(jù)傳送的幾種控制方式（程序控制方式、直接存儲器存取方式、I/O通道控制方式），比較各自的優(yōu)點，重點是程序控制的三種方式（無條件傳送、查詢傳送和中斷傳送）的工作原理、硬件設置和軟件編制。106本章重點與難點內容

本章主要內容還有三種最常用的簡單輸入/輸出接口電路（鎖存器74LS373、緩沖器74LS244和數(shù)據(jù)收發(fā)器74LS245）的工作特性和應用。理解DMA控制方式的基本概念及其特點、DMA傳送過程，簡要認識可編程DMA控制器8237A。107§1概述

輸入輸出接口的基本功能、輸入輸出系統(tǒng)的特點、接口與端口的區(qū)別與相互關系以及I/O的編址方式。CPU對外設的訪問實質上是對外設接口電路中相應的端口進行訪問，特別要求理解I/O端口的兩種編址方式，即獨立編址和統(tǒng)一編址的特點、區(qū)別與相互關系。108I/O接口——定義CPU與外設之間傳送信息的一個界面CPU與“外部世界”的連接電路，是CPU與外界進行信息交換的中轉站109I/O接口與CPU相連與存儲器連接一樣，I/O接口通過三總線與CPU相連110為什么設置I/O接口CPU與外界的聯(lián)絡CPU與外界信號線不兼容，在功能、邏輯定義和時序關系上不一致（不匹配、不協(xié)調）工作速度不兼容——數(shù)據(jù)緩沖提高CPU效率，避免CPU窮于應付與外設打交道外設發(fā)展不依賴于CPU，而由接口完成兩者之間的匹配111I/O接口——功能執(zhí)行CPU命令：命令口返回外設狀態(tài)：狀態(tài)口數(shù)據(jù)緩沖：數(shù)據(jù)口解決連接的不匹配、不協(xié)調速度——數(shù)據(jù)緩沖信號電平——信號電平轉換電路信號格式——信息轉換邏輯（數(shù)據(jù)寬度與格式）時序——時序控制電路多端口、多連接——地址譯碼（設備選擇）112I/O接口——組成硬件電路基本邏輯電路——核心電路 命令、狀態(tài)、數(shù)據(jù)緩沖寄存器端口地址譯碼——不可缺少其它——供選電路

中斷、DMA、定時/計數(shù)、串行、D/A或A/D等113I/O接口——組成軟件編程初始化程序段——基本部分

芯片的工作方式、初始條件等傳送方式程序段——與數(shù)據(jù)傳送有關主控程序段——接口的主要任務例如數(shù)據(jù)采集程序段，包括發(fā)啟動轉換信號、查轉換結束信號、讀數(shù)據(jù)以及存數(shù)據(jù)內容程序終止與退出程序段——保護硬件其它程序段——輔助人機對話、菜單設計等114I/O接口通過的信息I/O接口與外設交互三種信息數(shù)據(jù)信息控制信息狀態(tài)信息均通過DBCPU同外設之間的信息傳遞，實質上是對端口進行讀/寫操作115I/O接口——形式固定式結構——簡單I/O接口電路由簡單組合電路構成的I/O接口電路按需求構成,不可改變半固定式結構使用GAL或PAL器件邏輯表達式的功能和工作方式根據(jù)需要可以改變一旦燒入，邏輯表達式即固定116I/O接口——形式可編程結構使用專用可編程I/O接口芯片具有內部寄存器(方式、狀態(tài)、數(shù)據(jù))由程序設置(改變)其工作方式智能型結構使用專用I/O處理器或通用單片機完成外設的全部管理功能117§2簡單接口電路

本節(jié)扼要地介紹了三種常用的簡單輸入/輸出接口電路，即鎖存器74LS373、緩沖器74LS244和數(shù)據(jù)收發(fā)器74LS245的工作特性和應用。通過學習這三種最常用的簡單輸入/輸出接口電路，理解CPU與外設傳送信息的工作原理、硬件設置和軟件編制。118簡單的I/O接口——74LS244119連接8個開關的基本輸入接口120簡單的I/O接口——74LS374121連接8個LED的基本輸出接口SEL330D0Q0Q1Q2Q3Q4Q5Q6Q7D4D5D6D7D3D2D1DATABUS74ALS374U1OCCLK234756981215161913141718+5V111122可編程I/O接口——8255A123§3常用輸入輸出方法

主要介紹微機系統(tǒng)中數(shù)據(jù)傳送的幾種控制方式（程序控制方式、直接存儲器存取方式、I/O通道控制方式），對于程序控制的三種方式（無條件傳送、查詢傳送和中斷傳送），本章主要學習無條件傳送和查詢傳送工作原理、硬件設置和軟件編制。中斷傳送方式將在第五章重點講述。數(shù)據(jù)傳送還有I/O處理機方式。124CPU與外設的信息傳遞方式程序控制方式無條件傳送方式條件傳送方式（查詢方式）中斷方式中斷申請、響應、服務、返回DMA方式——直接存儲器存取需DMA控制器的介入數(shù)據(jù)的傳送不經過CPU

I/O處理機方式125程序控制方式——無條件傳送外設總是準備好輸入——數(shù)據(jù)已經準備好輸出——已準備好接收只有數(shù)據(jù)，沒有狀態(tài)同步方式不需要過多的程序處理，在需要與外設交換信息時，隨時訪問I/O端口126程序控制方式——無條件傳送127程序控制方式——無條件傳送128程序控制方式——條件傳送查詢傳送方式查詢外設的狀態(tài)信息輸入——數(shù)據(jù)已準備好輸出——接收裝置已準備好狀態(tài)端口、數(shù)據(jù)端口129程序控制方式——條件傳送輸入130程序控制方式——條件傳送131程序控制方式——條件傳送輸出132程序控制方式——條件傳送133中斷方式需要訪問外設時，允許相應的中斷，當期望的狀態(tài)到達時，產生中斷請求充分利用CPU的資源，提高效率常用于高速CPU與低速外設之間的數(shù)據(jù)交換134I/O處理機方式DMA可以撇開CPU實現(xiàn)直接的數(shù)據(jù)傳送，但無法單獨實現(xiàn)數(shù)據(jù)的處理建立獨立的處理機制，單獨處理I/O數(shù)據(jù)例：智能串行接口卡135§4可編程DMA控制器8237A

理解DMA控制方式的基本概念及其特點、DMA傳送過程。針對具體的高性能可編程DMA控制器8237A，主要了解其性能以及DMA操作和傳送類型。

136DMA方式直接存儲器方式不必通過CPU的中轉（IN/OUT指令均通過AL/AX），而直接在I/O接口與存儲器之間進行傳遞（搶占總線）需要DMA控制器的介入適用于大量數(shù)據(jù)的交換137DMA方式第五章

中斷

139本章重點與難點內容

中斷傳送是最常用和有效的輸入輸出控制方式,特別是在處理一些緊急事件時，中斷特別有效。本章主要介紹有關中斷的基本知識，例如中斷和中斷源、中斷處理過程、中斷優(yōu)先權和中斷嵌套等。重點掌握8086/8088PC機中斷系統(tǒng)、中斷分類、中斷響應的工作過程以及中斷程序設計，同時要求掌握可編程中斷控制器8259A的特性、結構和工作原理。140本章重點與難點內容

難點是8086/8088PC機的中斷機制，中斷向量與中斷向量表、中斷類型號與中斷向量指針等在中斷工作過程的作用。141§1

概述

在計算機系統(tǒng)中，中斷的例子很多。中斷作為傳送數(shù)據(jù)和處理一些緊急事件最常用和有效的控制方式,在學習時要求掌握有關中斷的基本概念，主要包括中斷和中斷源、中斷系統(tǒng)的功能、中斷屏蔽、中斷優(yōu)先級排隊和中斷的嵌套，特別是中斷處理過程中的現(xiàn)場保護和斷點保護、開中斷和關中斷時機的選擇、中斷識別等。142中斷是一個由中斷源激發(fā)的過程，它打斷正在執(zhí)行的程序。CPU在正常運行程序時，由于程序的預先安排或計算機內外部事件，引起CPU中斷正在運行的程序，而轉到為預先安排的事件或內外部事件服務的程序中去。143中斷過程當CPU正常運行程序時，由于內部事件或外設請求(隨機的)，引起CPU暫時中止正在運行的程序，轉去執(zhí)行發(fā)出請求的外設（或內部事件）的服務子程序，待該服務程序執(zhí)行完畢，再返回被中止的程序，這一過程稱為中斷。144中斷的圖示中斷斷點IRET中斷服務子程序主程序145傳統(tǒng)數(shù)據(jù)傳送方式的缺點條件方式（查詢方式）

：占用CPU時間；無條件方式：固定的時序，外設必須處于“就緒”狀態(tài)。146為什么要引入中斷中斷原先是用于對緊急事件的處理中斷方式的優(yōu)點：中斷傳送可以和CPU并行工作147中斷的主要作用實時處理在計算機用于工業(yè)控制時，由于很多控制參數(shù)發(fā)生變化的頻率很高，計算機要及時地獲得它們的變化情況。當有關參數(shù)發(fā)生變化時，外部設備則向計算機發(fā)出中斷請求信號，要求計算機進行處理，從而達到實時數(shù)據(jù)處理的目的。148中斷的主要作用故障處理在計算機運行時，往往會發(fā)生一些無法事先預料到的故障，如電源、內存或運算溢出等。當這些故障出現(xiàn)時，故障源向CPU發(fā)出中斷請求，CPU對故障進行自動處理。149中斷的主要作用同步操作在很多計算機系統(tǒng)中，外設與CPU經常同時工作。由于外設的工作速度較慢，所以CPU啟動外設后，繼續(xù)運行其它程序，而這時外設也進行數(shù)據(jù)的準備工作。當外設將數(shù)據(jù)準備完畢后，向CPU發(fā)出中斷請求，CPU暫停當前工作，進行相應的數(shù)據(jù)處理工作。150中斷術語中斷源引起中斷的事件內部中斷（片內/程序）外部中斷（片外）中斷響應CPU對中斷的響應（處理）并不是有求必應在一定時刻、滿足一定條件，才能響應之151中斷術語中斷向量表中斷服務子程序入口地址的地址表（類似于跳轉表）中斷優(yōu)先級多個中斷源之間的輕重緩急高級中斷/低級中斷中斷屏蔽使得CPU無法感知相關中斷請求的機制152§28086/8088中斷系統(tǒng)

8086/8088的中斷系統(tǒng)非常巧妙，每個中斷都有一個，以供CPU進行識別，8086/8088中最多能處理256中不同的中斷類型。中斷可以由來自外部的事件產生的兩種硬中斷：不可屏蔽中斷NMI及可屏蔽中斷INTR，即外部中斷是由外部設備從8086/8088的兩條中斷信號線（INTR和NMI）隨機性輸入提出的中斷申請。內部中斷是通過軟件調用的不可屏蔽中斷，軟中斷有ROM-BIOS中斷、DOS中斷和未定義自由中斷。重點掌握8086/8088PC機的中斷機制，通過學習中斷向量表、中斷類型號與中斷向量指針之間的關系，理解記憶中斷處理過程。153中斷分類154中斷分類8086/8088系統(tǒng)可容納256種（個）不同的中斷外部中斷（硬件中斷）不可屏蔽中斷（NMI）可屏蔽中斷（INTR）內部中斷（軟件中斷）INT指令CPU出錯調試155不可屏蔽中斷（NMI）CPU必須響應，不受IF的限制部分緊急事件由NMI向CPU請求中斷上升沿觸發(fā)類型中斷號：n=2156可屏蔽中斷（INTR）除了NMI之外的硬件中斷，絕大部分的外部中斷均由INTR向CPU請求中斷CPU可根據(jù)情況選擇響應或不響應，受IF的制約電平觸發(fā)，必須保持，直至CPU響應之157內部中斷（軟件中斷)不可屏蔽三種類型指令中斷:Intn，如INT21HCPU出錯調試中斷單步中斷斷點中斷158中斷處理過程（可屏蔽）CPU響應中斷的條件外設接口提出（發(fā)出）中斷請求有效請求電平信號能到達CPU的INTR引腳（時間間隔足夠寬、中途未被屏蔽）CPU的中斷控制位IF=1（允許INTR中斷）CPU執(zhí)行到當前指令的最后一個總線周期的最后一個時鐘周期時，才檢測中斷。(有特例：兩條指令必須連續(xù)執(zhí)行除外)159INTR中斷處理過程圖示（無嵌套）中斷斷點IRET中斷服務子程序主程序自動關中斷保護PSW保護斷點INTA響應中斷獲取中斷類型獲取中斷向量保護現(xiàn)場中斷處理恢復現(xiàn)場恢復PSW恢復斷點160中斷處理過程——中斷向量表中斷向量表8086/8088系統(tǒng)具有256種中斷類型將256個中斷服務子程序的入口地址，集中排放在0000：0000開始的1024字節(jié)的存儲空間區(qū)域內每個類型對應4個字節(jié)（段：偏移）256×4=1024字節(jié)只需獲得中斷類型（號）即可161中斷向量表向量地址類型號nn×4→→IPn×4+2→→CS162中斷處理過程——向量中斷向量中斷利用中斷類型號、中斷向量表決定中斷服務子程序入口地址的中斷方式163中斷處理過程——向量中斷中斷類型系統(tǒng)中的每個中斷源均具有一個中斷類型號內部中斷固定中斷類型號Intn——中斷號:nNMI中斷類型號：n=2INTR由中斷控制器、中斷源向CPU提供中斷類型號164中斷處理過程——主程序設置中斷向量BIOS用戶自定義中斷初始化中斷控制器開中斷（STI）/關中斷（CLI）165中斷處理過程——CPU/IO中斷源發(fā)出中斷請求、并到達CPU引腳CPU在當前指令結束時，判中斷請求NMI——中斷類型號為2，必須響應INTR——CPU在可以響應時（IF=1），發(fā)出INTA，以獲取類型號保護標志寄存器和斷點，轉向中斷服務子程序166中斷處理過程——子程序保護現(xiàn)場開中斷（如果允許中斷嵌套）中斷處理關中斷EOI（清除當前中斷的被服務標志）恢復現(xiàn)場IRET（FR恢復、段點恢復）此時嵌套的INTR中斷可能被響應167中斷處理過程——INTA第一個INTA周期通知外設接口（或中斷控制器），準備好中斷類型信息第二個INTA周期放出中斷類型號數(shù)據(jù)CPU從DB獲取中斷類型號168中斷優(yōu)先級和中斷嵌套中斷嵌套多個中斷源，有可能同時發(fā)出中斷請求多重中斷響應（服務）中斷優(yōu)先級給每個中斷源規(guī)定優(yōu)先級別，CPU先響應高級中斷的請求一般情況下，在允許中斷嵌套時，高級中斷可以打斷低級中斷，同級或低級中斷不能打斷高級或同級中斷169中斷優(yōu)先級和中斷嵌套IBMPC的中斷優(yōu)先級層次內部中斷（出錯、INTn）NMIINTR單步中斷170中斷優(yōu)先級和中斷嵌套IRQ0IRQ1…IRQ7該中斷正被服務標志清除171§3可編程中斷控制器8259A8259A是一種可編程中斷控制器，首先學習8259A的主要功能、引線、內部結構和工作原理。在系統(tǒng)上電時，必須根據(jù)8259A的具體應用環(huán)境進行初始化編程。應基本理解8259A的初始化命令字、操作命令字、編程過程以及中斷控制器在微機系統(tǒng)中的應用。

172可編程中斷控制器8259A（PIC）8級(可級聯(lián)至64級)優(yōu)先級控制單獨屏蔽/允許提供中斷類型碼可編程多種工作模式具有內部寄存器由初始化命令字、操作命令字進行編程改變工作模式1738259A——內部結構1748259A——內部結構IRR中斷請求寄存器鎖存中斷請求信號，被響應后復位1：有請求/0：無請求IMR中斷屏蔽寄存器可編程屏蔽控制逐位屏蔽1：屏蔽/0：未屏蔽1758259A——內部結構PR優(yōu)先級判斷寄存器多種中斷優(yōu)先判斷機制ISR中斷服務寄存器中斷正被服務標識1：正被服務/0：未被服務全0？全1？1768259A——中斷過程一條或多條中斷請求IR變?yōu)楦唠娖?，使IRR相應位置1PR分析它們的優(yōu)先級，向CPU發(fā)出中斷請求INTRCPU響應中斷，以INTA作為回答8259接受來自CPU的第一個INTA，最高優(yōu)先級的ISR置位，相應的IRR復位第二個INTA，8259向DB發(fā)出中斷類型碼EOI使ISR復位，示該中斷服務完畢第六章

可編程接口芯片及其應用

178本章重點與難點內容CPU要同外設交換信息，必須通過接口電路。本章的主要內容是介紹可編程序接口芯片的一些基本概念，重點講述三種通用的可編程接口芯片，即可編程并行接口芯片8255A-5、可編程間隔定時器8253-5和通用同步異步接收發(fā)送器8251A的組成、功能和應用，以及兩種模擬接口芯片（數(shù)/模轉換器DAC0832和模/數(shù)轉換器ADC0809）的工作原理及應用。

179本章重點與難點內容

通過學習，要求能夠掌握并行接口8255A和定時器/計數(shù)器8253的硬件連接和應用程序編程，深刻理解有關串行通信的一些基本知識以及串行接口的基本原理和組成，并對串行接口8251A的特性及應用有一個基本的了解。

180§1可編程接口芯片概述

本節(jié)從接口芯片的外特性著手，講述了接口芯片硬件連接中的“片選”、“讀/寫”、“可編程接口”、“聯(lián)絡”等概念，并簡要討論接口芯片中一些公用引腳的作用及其連接方法。

181I/0端口和I/0操作I/O端口

（port）端口是接口電路中能被CPU直接訪問的寄存器的地址

一個接口可以有幾個端口，如命令口、狀態(tài)口和數(shù)據(jù)口

對端口的操作也有所不同，有的端口只能寫或只能讀，有的既可以寫也可以讀。182I/0端口和I/0操作計算機給接口電路中的每個寄存器分配一個端口，訪問端口就是訪問接口電路中的寄存器。

I/O操作

I/O操作是指對I/0端口的操作I/O操作不是對I/O設備的操作。183I/O端口——編址方式I/O獨立編址M/IO=L64K獨立編址的I/O地址空間專用IN/OUT指令存儲器映像編址M/IO=HI/O端口與存儲器統(tǒng)一編址使用存儲器操作指令184I/O端口——編址方式00000HFFFFFH0000HFFFFH00000HFFFFFHI/OI/O185I/O獨立編址優(yōu)點I/O端口地址單獨編址而不和存儲空間合在一起，大型計算機通常采用這種方式。

I/O端口地址不占用存儲器空間

使用專門的I/O指令對端口進行操作，指令短，執(zhí)行速度快

程序中I/O操作和存儲器操作層次清晰，程序的可讀性強

I/O端口地址和存儲器地址可以重疊，而不會相互混淆

186I/O統(tǒng)一編址特點優(yōu)點指令類型多，功能齊全，這不僅使訪問I/O端口可實現(xiàn)輸入/輸出操作，而且還可對端口內容進行算術邏輯運算，移位等

能給端口有較大的編址空間，這對大型控制系統(tǒng)和數(shù)據(jù)通信系統(tǒng)是很有意義的

缺點端口占用了存儲器的地址空間，使存儲器容量減小

指令長度比專門I／O指令要長，因而執(zhí)行速度較慢

187I/O獨立編址的端口訪問

I/O指令中端口地址的寬度

INAL,PORT和OUTPORT,AL

長指令；單字節(jié)地址，最多可訪問256個端口；直接在指令中給出INAL,DX和OUTDX,AL

短指令；雙字節(jié)地址，最多可訪問65536個端口；用寄存器DX間接給出188I/O獨立編址的端口訪問

I/O端口訪問

對端口的訪問就是CPU對端口的讀/寫例如：

INAL,60H；系統(tǒng)板8255A的PA端口地址

OUT61H,AL；系統(tǒng)板8255A的PB端口地址例如：

MOVDX，300H；擴展板8255A的PA端口

INAL，DXMOVDX，301H；擴展板8255A的PB端口

OUTDX，AL189I/O端口地址譯碼譯碼電路的輸入信號I/0地址譯碼電路與地址信號有關而且與控制信號有關譯碼電路的輸出信號在輸出信號線中有且只有l(wèi)根選中線有效有效選中一個接口芯片時，內部的數(shù)據(jù)線打開，并與系統(tǒng)總線相連，形成接口電路與系統(tǒng)總線的通路。而其它接口芯片呈高阻抗，關閉與系統(tǒng)總線的通路。190I/O端口地址譯碼端口選擇信號I/O地址總線M/IO74LS138191I/O端口地址譯碼片間尋址：高位地址線+控制信號經譯碼電路產生片選信號

全譯碼部分譯碼線選法片內尋址：寄存器尋址，低位地址線直接連到I/O接口芯片，低位地址線的狀態(tài)數(shù)決定了接口中寄存器的個數(shù)192輸入握手并行接口輸入握手并口數(shù)據(jù)線IBFINTRSTBRD數(shù)據(jù)線CPU輸入外設輸入握手并口的結構RD：讀信號線INTR：中斷請求信號線IBF：輸入緩沖器滿（InputBufferFull）握手信號線STB：STroBe握手信號線

193輸出握手并行接口輸出握手并口數(shù)據(jù)線數(shù)據(jù)線ACKWROBFINTR輸出外設CPU輸出握手并口的結構WR：寫信號線INTR：中斷請求信號線OBF：輸出緩沖器滿（OutputBufferFull）握手信號線ACK：Acknowledge握手信號線194輸入/輸出握手并行接口輸入輸出握手并口數(shù)據(jù)線數(shù)據(jù)線STBIBFACKOBFRDWRINTRCPU輸入輸出外設輸入/輸出握手并口的結構INTR：中斷請求線OBF：輸出緩沖器滿握手信號線ACK：響應輸入的握手信號線IBF：輸入緩沖器滿握手信號線STB：選通輸入握手信號線INTE：中斷允許位195§2可編程并行接口芯片8255A

8255A是一種通用的可編程并行I/O接口芯片，通過8255A，CPU可直接同外設相連接，其應用最廣、使用靈活。首先應熟悉8255A的外部特性和內部結構，了解PA口、PB口和PC口的引腳功能，特別是PC口比較特殊，即可用作數(shù)據(jù)口，有時其大部分引腳被分配作專用聯(lián)絡信號（控制或狀態(tài)信息）。1968255A的工作原理8255A是可編程的，連接外部設備時，通常不需要附加外部電路。并行I/O接口芯片：三個八位輸入/輸出端口可通過軟件設置芯片的多種工作方式（可編程）一種通用芯片1978255A的封裝8255APA3PA2PA1PA0RDCSGNDA1A0PC7PC6PC5PC4PC3PC2PC1PC0PB0PB1PB2PA4PA5PA6PA7WRRESETD0D1D2D3D4D5D6D7VccPB7PB6PB5PB4PB3Intel系列的8位并行接口芯片通用性強，使用靈活可用程序設置和改變芯片的工作方式是一種典型的可編程并行接口芯片40個引腳，雙列直插式1988255A的內部結構三個8位數(shù)據(jù)端口：PA、PB、PC,可用軟件使它們分作輸入端口或輸出端口。PA：一個8位數(shù)據(jù)輸入鎖存器一個8位數(shù)據(jù)輸出鎖存器/緩沖器PB：一個8位數(shù)據(jù)輸入緩沖器一個8位數(shù)據(jù)輸出鎖存器/緩沖器PC：一個8位數(shù)據(jù)輸入緩沖器一個8位數(shù)據(jù)輸出鎖存器/緩沖器199讀/寫控制邏輯負責管理8255A的數(shù)據(jù)傳送過程接收CS、A1、A0和控制信號RD、WR、RESET,將這些信號進行組合,得到對A組控制和B組控制的控制命令,以完成對數(shù)據(jù)、狀態(tài)信息及控制信息的傳輸。控制數(shù)據(jù)總線緩沖器的狀態(tài)數(shù)據(jù)總線緩沖器有3種狀態(tài)：輸入、輸出、高阻態(tài)8255A的內部結構200resetD7~D0A9~A2A1A0IORIOW片選譯碼數(shù)據(jù)緩沖器讀寫控制片內譯碼CSRESETA1A0RDWRPC7~PC0PB7~PB0PA7~PA0控制口D端口A端口C端口B+5VGNDD7~D0外設8255A總線8255A的內部結構201A口、B口:

作為獨立的輸入端口或輸出端口，當端口A在方式1或方式2、端口B在方式1時，端口C的某些位用于傳送聯(lián)絡信號，以適應CPU與外設間的各種數(shù)據(jù)傳送方式的要求，如查詢傳送的應答信號、中斷傳送的中斷申請信號等。C口:

常被分成兩個4位端口,以配合A口和B口的工作,輸入狀態(tài)信號和輸出控制信號。C口未被用作聯(lián)絡信號的其它位可工作在方式0下。8255A的內部結構202控制端口D

：A組和B組控制電路A組：端口A+端口C的高4位B組：端口B+端口C的低4位這兩組控制電路一方面接收芯片內部總線上的控制字,另一方面接收來自讀/寫控制邏輯電路的讀/寫命令,以決定兩組端口的工作方式和讀/寫操作。控制端口的內容決定A口、B口、C口的工作狀態(tài)(輸入或輸出)和工作方式（方式0、1、2）,起控制作用。

A組控制電路：控制PA和PC的高4位(PC7～PC4)B組控制電路：控制PB和PC的低4位(PC3～PC0)8255A的內部結構2038255A的引腳信號8255AA1A0RESETD7~D0CSWRRDPA7~PA0PB7~PB0PC7~PC0A口B口C口2048255A的引腳信號面向外設的引腳信號PA0～7

PB0～7

PC0～7

2058255A的引腳信號面向CPU的引腳信號D7～D08255A的數(shù)據(jù)線：和系統(tǒng)數(shù)據(jù)總線相連RESET復位信號：當其有效時,清除所有內部寄存器,三個數(shù)據(jù)端口(A口、B口、C口)被自動設置為輸入端口CS片選信號：低電平有效。通常譯碼器分配給8255A一組端口地址,若該組地址有效,CS為低電平,啟動8255A與CPU之間的通信2068255A的引腳信號面向CPU的引腳信號RD芯片讀出信號：當RD有效時,CPU可從8255A讀取數(shù)據(jù)或狀態(tài)信息WR芯片寫入信號：當該信號有效時,CPU可往8255A寫入數(shù)據(jù)或控制命令A1、A0端口選擇信號：8255A內部有3個數(shù)據(jù)端口和一個控制字端口,共4個端口,A1、A0對這4個端口選擇規(guī)定如下：

A1A0=00/01/10/11

端口A/B/C/控制207由CS、A1、A0、RD、WR引腳的不同組合，實現(xiàn)各種不同的功能。

2088255A的結構和功能2098255A的控制字8255A通過向控制端口寫控制字,來決定各端口的工作8255A具有兩類控制字方式選擇控制字定義各端口的工作方式，可使8255A的3個數(shù)據(jù)端口工作在不同的工作方式C口復位/置位控制寄存器負責對C口逐位進行復位/置位控制，可對C端口的某一位置1或置0通過D7位區(qū)分210§2可編程并行接口芯片8255A

8255A的工作方式與端口有關，PA口有3種方式(0方式、1方式、2方式)，PB口和PC口只有2種方式(0方式、1方式)。8255A的編程命令包括工作方式選擇控制字和對PC口按位置/復位控制字，應熟練掌握其編程格式，能夠根據(jù)具體的應用要求進行應用程序編寫。2118255A的工作方式三種工作方式方式0——一般的(又叫基本的,無條件的)輸入/輸出。在此方式下，A、B、C可分別設置成輸入或輸出。方式1——選通輸入/輸出,只有A口、B口可工作在方式1，它們要分別占用C口三條線作為聯(lián)絡線，C口的余下線只能工作在方式0。2128255A的工作方式三種工作方式方式2——雙向傳送方式，只有A口可工作在方式2，此時C口有5條線用來作A口和外設之間的聯(lián)絡線，C口剩下的3條線視B口而定，若B口工作在方式0，亦為方式0；若B口工作在方式1，則作B口聯(lián)絡線。8255A復位狀態(tài)三端口為基本輸入方式213方式選擇控制字特征位D7D6D5D4D3D2D1D0A組方式選擇00=方式001=方式11=方式2A口：1=輸入0=輸出PC7~PC4：1=輸入0=輸出B組方式選擇：1=方式10=方式0B口1=輸入0=輸出0=輸出PC3~PC0：特征位1有效214

舉例：設A口、B口、C口均工作在方式0,要求A口、B口作輸出,C口作輸入。方式選擇控制字為：即方式控制字=10001001B=89HD7D6D5D4D3D2D1

D010001001特征位A口輸出輸入B組方式0B口輸出輸入A組方式0C高C低方式選擇控制字舉例215

方式選擇控制字應送入控制口,可用如下兩條指令完成：(設控制口地址為83H) MOV AL,89H OUT 83H,AL方式選擇控制字舉例216C端口按位置位/復位控制字D7D6D5D4D3D2D1D0000PC0001PC1010PC2

011PC3100PC4101PC5110PC6111PC7無效0復位1置位C端口置位/復位標志0=有效位選擇217C端口按位置位/復位控制字C端口的數(shù)據(jù)位常作為控制位用。此控制字只影響其中某一位，其它位狀態(tài)不變。例：將PC5復位，其控制字為：

00001010B 即0AH

若將PC3置位，其控制字為：

00000111B 即07H

注意：此控制字盡管是對端口C進行操作，但此控制字必須寫入控制口。218C端口按位置位/復位控制字例：設控制口地址為22BH，對PC5進行復位的指令段為：

MOVAL,0AH MOVDX,22BH

OUTDX,AL2198255A的工作方式——方式0方式0——基本輸入輸出A、B、CH、CL4個端口可以被分別設置或輸入、或輸出簡單的輸入輸出操作，可使用無條件數(shù)據(jù)讀寫方式實現(xiàn)與外設的交互可以將聯(lián)絡信號接入C口，實現(xiàn)查詢方式220方式0的特點四個端口中的任一端口既可作輸入口,也可作輸出口,各端口之間沒有必然的聯(lián)系。各個端口的輸入或輸出,可以有16種不同的組合。輸出是鎖存的，輸入是不鎖存的。2218255A的工作方式80882228255A的工作方式——小結223§3可編程定時器/計數(shù)器8253-5

在微機系統(tǒng)和微機應用系統(tǒng)中，經常要求提供實時時鐘以實現(xiàn)定時操作和延時控制，也需要對外部事件進行計數(shù)。內部定時是計算機本身運行的時間基準或時序關系，計算機每個操作都是按照嚴格的肘間節(jié)拍執(zhí)行的；外部定時是外部設備實現(xiàn)某種功能時本身所需要的一種時序關系。224§3可編程定時器/計數(shù)器8253-5

本節(jié)要求了解8253-5的結構和功能，認識定時器/計數(shù)器芯片內部的三個獨立的計數(shù)器，每個計數(shù)器都有自己的時鐘輸入CLK、計數(shù)輸出OUT和門控制信號GATE。能夠區(qū)別6種工作方式，并進行工作方式的選擇和初始值計算。

2258253芯片的主要特點

可編程（工作方式/計數(shù)值）三個獨立的16位計數(shù)器通道對初值進行減一計數(shù)每個計數(shù)器可按二進制/BCD計數(shù)初值計數(shù)對象的最高頻率為2MHz每個計數(shù)器有6種不同的工作方式，均可由軟件來設定所有I/O都可與TTL兼容2268253芯片內部結構和工作原理最高計數(shù)速率為2.6MHz內部有3個計數(shù)器，計數(shù)器0、1、2每個計數(shù)器內部有1個8位的控制寄存器，1個16位的計數(shù)初值寄存器CR，1個計數(shù)執(zhí)行部件CE和1個輸出鎖存器OL執(zhí)行部件是一個16位的減法計數(shù)器2278253定時/計數(shù)器外部特性D7~D0

數(shù)據(jù)線-CS

片選-RD

讀命令

-WR

寫命令

A1A0

端口選擇CLK

時鐘GATE

門控OUT

計數(shù)器輸出2288253的輸入信號組合與讀/寫操作方式的對應關系2298253的邏輯結構

2308253的邏輯結構

數(shù)據(jù)總線緩沖器讀/寫控制邏輯控制字寄存器計數(shù)器初始化時，先向計數(shù)初值寄存器裝入初值，計數(shù)器啟動后（由GATE控制），在時鐘脈沖CLK的作用下，進行減1計數(shù)，計數(shù)值減到0時，輸出一個OUT信號，計數(shù)結束。輸出信號的波形主要由工作方式決定，同時還受到GATE門控信號的控制。231計數(shù)通道內部邏輯結構232計數(shù)通道內部邏輯結構計數(shù)器的結構16（8×2）位初值寄存器16（8×2）位計數(shù)器執(zhí)行部件減一計數(shù)16（8×2）位輸出鎖存器計數(shù)器的控制GATECLKOUT2338253的計數(shù)初值定時/計數(shù)器初值的計算定時時間=時鐘脈沖周期×預置的計數(shù)初值定時頻率=時鐘脈沖頻率÷預置的計數(shù)初值8253CLK輸入脈沖的最大頻率2MHz2348253定時/計數(shù)器——編程控制字寄存器2358253定時/計數(shù)器——編程初始化操作（三個通道單獨初始化）寫入控制字選擇計數(shù)通道設置工作方式初值的訪問方式確定初值的數(shù)制（二進制/BCD）計數(shù)器清零、OUT初始化寫入初值根據(jù)控制字的規(guī)定順序邊界2368253定時/計數(shù)器——編程初始化操作——例8253基址：3F0H、通道0、方式3、BCD初值1234H編程方式字：00110111→3F6H初值：34H→3F0H、12H→3F0H2378253芯片的工作方式

可從輸出波形、啟動觸發(fā)方式、計數(shù)過程中門控信號的影響加以區(qū)分先寫入控制字再寫計數(shù)初值控制字寫入時，所有控制邏輯電路進入復位狀態(tài)初值寫入后，經過一個時鐘周期，才開始計數(shù)在時鐘上升沿對GATE采樣，以檢測是何種觸發(fā)方式在時鐘的下降沿開始減1計數(shù)238§4串行接口通信

串行通信接口是廣泛應用于微型計算機系統(tǒng)的另一類I/O接口，通常用于連接一些串行傳送的外圍設備，也廣泛用于計算機的遠程通信。本節(jié)在闡述串行通信的基本概念和串行通信接口原理的基礎上，進而介紹典型的可編程串行通信接口8251A的特性及其應用。通過學習，應掌握并行通信與串行通信兩種通信方式的不同，深刻理解有關串行通信的一些基本知識、串行通信協(xié)議和標準，以及串行接口的基本原理和組成，并基本了解串行接口8251A的特性及應用。

239串行傳送的特點

在一根傳輸線上即傳送數(shù)據(jù)又傳送聯(lián)絡信號

有固定的數(shù)據(jù)傳輸協(xié)議：如需要解決位的判決、字的識別

線上的通信信號一般不是TTL電平，因此與CPU通信必需傳送信息的速率要求雙方約定

240并行傳送與串行傳送串行接口和并行接口，均作為微機與外設中介，無非是傳輸方式不同，其接口結構有共同之處。241接口結構的共同之處面向CPU通過總線來完成，面向外設的則通過相應的數(shù)據(jù)線和控制線來完成。242接口結構的共同之處CPU與外設信息交互最主要的問題是速度協(xié)調問題，采取了以下幾種措施接口中均設置了數(shù)據(jù)寄存器或鎖存器，以緩存數(shù)據(jù)接口中設置了命令寄存器或工作方式寄存器

接口電路中設置了狀態(tài)寄存器和相應的握手線接口中設置了中斷申請電路243接口結構的共同之處串口、并口的基本功能

數(shù)據(jù)緩沖功能信號變換功能可編程功能錯誤檢測功能尋址功能244接口結構的不同之處并行傳送數(shù)據(jù)在多條1位寬傳輸線上同時由源傳送到目的有可編程和不可編程之分，可編程結構居多近距離，速度快串行傳送數(shù)據(jù)在單條1位寬的傳輸線上,一位一位地按順序分時傳送有固定的數(shù)據(jù)格式遠距離，成本較低，速度較慢245串行接口的結構通用收發(fā)器（URT）通用同步/異步收發(fā)器（USART）通用異步收發(fā)器（UART）結構接收器（RxD）發(fā)送器（TxD）控制器246數(shù)據(jù)傳送的方向247數(shù)據(jù)傳送的方向單工（Simplex）兩端僅有發(fā)送器或接收器、一個通道僅能進行一個方向的傳送半雙工（HalfDuplex）兩端具有發(fā)送器和接收器、但只有一個通道同一時刻僅能進行一個方向的傳送可交替的進行雙向數(shù)據(jù)傳送全雙工（FullDuplex）兩端具有發(fā)送器和接收器、且具有兩個通道同一時刻能進行雙向傳送248信號的調制與解調數(shù)據(jù)終端：UART、計算機一方；數(shù)據(jù)裝置：調制解調或其它數(shù)據(jù)設備一方；調制解調器解決長距離的數(shù)據(jù)傳送問題借助于電話網傳輸（模擬信號：音頻信號）249250調制與解調：MODEM調制解調作用：數(shù)字信號與模擬信號轉換調制：將二進制信號調制成相應的音頻信號（發(fā)送端）解調：對音頻信號進行解調還原成數(shù)字信號（接收端）把發(fā)送代碼調制成正弦波長距離傳輸時考慮傳輸介質的頻帶限制零MODEM方式：不需要調制解調器傳輸距離小于15米

251數(shù)據(jù)傳送的方式根據(jù)在串行通信中，對數(shù)據(jù)流的分界、定時及同步的方法不同，對數(shù)據(jù)傳送的方式分類：異步方式發(fā)送和接收只需短時間內同步的數(shù)據(jù)傳送傳送單元較小（一般為一個Byte）同步方式發(fā)送和接收需長時間內同步的數(shù)據(jù)傳送傳送單元較大（傳送一個包）252信息的檢錯與糾錯

串行數(shù)據(jù)在遠距離傳輸過程中，因噪聲和干擾較大引起誤碼，直接影響通信系統(tǒng)的可靠性。為了保證高效而無差錯地傳送數(shù)據(jù)，對傳送的數(shù)據(jù)進行校驗是必不可少的重要環(huán)節(jié)。差錯控制能力：通信系統(tǒng)的重要指標檢錯：發(fā)現(xiàn)傳輸中的錯誤奇偶校驗、方陣碼、循環(huán)冗余碼（CRC）糾錯發(fā)現(xiàn)錯誤之后，如何消除錯誤反饋重發(fā)方式、自動糾錯253奇偶校驗主要對一個字符的傳送過程進行校驗。由CPU進行處理。發(fā)送時：在每一個字符的最高位后都附加一個奇偶校驗位；接收時：檢查接收的字符（連同奇偶校驗位），若“1”

的個數(shù)不符合規(guī)定，則傳輸錯。254波特率與波特率因子波特率單位時間內傳送二進制數(shù)據(jù)的位數(shù)bits/