數(shù)字電子技術(shù)課后題答案

第1單元能力訓(xùn)練檢測(cè)題（共100分，120分鐘）一、填空題：（每空0.5分，共20分）1、由二值變量所構(gòu)成的因果關(guān)系稱為邏輯關(guān)系。能夠反映和處理邏輯關(guān)系的數(shù)學(xué)工具稱為邏輯代數(shù)。2、在正邏輯的約定下，“1”表示高電平，“0”表示低電平。3、數(shù)字電路中，輸入信號(hào)和輸出信號(hào)之間的關(guān)系是邏輯關(guān)系，所以數(shù)字電路也稱為邏輯電路。在邏輯關(guān)系中，最基本的關(guān)系是與邏輯、或邏輯和非邏輯。4、用來(lái)表示各種計(jì)數(shù)制數(shù)碼個(gè)數(shù)的數(shù)稱為基數(shù)，同一數(shù)碼在不同數(shù)位所代表的權(quán)不同。十進(jìn)制計(jì)數(shù)各位的基數(shù)是10，位權(quán)是10的冪。5、8421BCD碼和2421碼是有權(quán)碼；余3碼和格雷碼是無(wú)權(quán)碼。6、進(jìn)位計(jì)數(shù)制是表示數(shù)值大小的各種方法的統(tǒng)稱。一般都是按照進(jìn)位方式來(lái)實(shí)現(xiàn)計(jì)數(shù)的，簡(jiǎn)稱為數(shù)制。任意進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)時(shí)，均采用按位權(quán)展開求和的方法。7、十進(jìn)制整數(shù)轉(zhuǎn)換成二進(jìn)制時(shí)采用除2取余法；十進(jìn)制小數(shù)轉(zhuǎn)換成二進(jìn)制時(shí)采用乘2取整法。8、十進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制和十六進(jìn)制時(shí)，應(yīng)先轉(zhuǎn)換成二進(jìn)制，然后再根據(jù)轉(zhuǎn)換的二進(jìn)數(shù)，按照三個(gè)數(shù)碼一組轉(zhuǎn)換成八進(jìn)制；按四個(gè)數(shù)碼一組轉(zhuǎn)換成十六進(jìn)制。9、邏輯代數(shù)的基本定律有交換律、結(jié)合律、分配律、反演律和非非律。10、最簡(jiǎn)與或表達(dá)式是指在表達(dá)式中與項(xiàng)中的變量最少，且或項(xiàng)也最少。13、卡諾圖是將代表最小項(xiàng)的小方格按相鄰原則排列而構(gòu)成的方塊圖?？ㄖZ圖的畫圖規(guī)則：任意兩個(gè)幾何位置相鄰的最小項(xiàng)之間，只允許一位變量的取值不同。14、在化簡(jiǎn)的過(guò)程中，約束項(xiàng)可以根據(jù)需要看作1或0。二、判斷正誤題（每小題1分，共10分）1、奇偶校驗(yàn)碼是最基本的檢錯(cuò)碼，用來(lái)使用PCM方法傳送訊號(hào)時(shí)避免出錯(cuò)。（對(duì)）2、異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（對(duì)）3、8421BCD碼、2421BCD碼和余3碼都屬于有權(quán)碼。（錯(cuò)）4、二進(jìn)制計(jì)數(shù)中各位的基是2，不同數(shù)位的權(quán)是2的冪。（對(duì)）3、每個(gè)最小項(xiàng)都是各變量相“與”構(gòu)成的，即n個(gè)變量的最小項(xiàng)含有n個(gè)因子。（對(duì)）4、因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立。（錯(cuò)）5、邏輯函數(shù)F=A+B+C+B已是最簡(jiǎn)與或表達(dá)式。（錯(cuò)）6、利用約束項(xiàng)化簡(jiǎn)時(shí)，將全部約束項(xiàng)都畫入卡諾圖，可得到函數(shù)的最簡(jiǎn)形式。（錯(cuò)）7、卡諾圖中為1的方格均表示邏輯函數(shù)的一個(gè)最小項(xiàng)。（對(duì)）8、在邏輯運(yùn)算中，“與”邏輯的符號(hào)級(jí)別最高。（對(duì)）9、標(biāo)準(zhǔn)與或式和最簡(jiǎn)與或式的概念相同。（對(duì)）10、二極管和三極管在數(shù)字電路中可工作在截止區(qū)、飽和區(qū)和放大區(qū)。（錯(cuò)）三、選擇題（每小題2分，共20分）1、邏輯函數(shù)中的邏輯“與”和它對(duì)應(yīng)的邏輯代數(shù)運(yùn)算關(guān)系為（B）。A、邏輯加B、邏輯乘C、邏輯非2．、十進(jìn)制數(shù)100對(duì)應(yīng)的二進(jìn)制數(shù)為（C）。A、1011110B、1100010C、1100100D、3、和邏輯式表示不同邏輯關(guān)系的邏輯式是（B）。A、B、C、D、4、數(shù)字電路中機(jī)器識(shí)別和常用的數(shù)制是（A）。A、二進(jìn)制B、八進(jìn)制C、十進(jìn)制D、十六進(jìn)制5、以下表達(dá)式中符合邏輯運(yùn)算法則的是（D）。A、C·C=C2B、1+1=10C、0<1D、A+1=16、A+BC=（C）。A、A+BB、A+CC、（A+B）（A+C）D、B+C7、在（D）輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。A、全部輸入是0B、任一輸入是0C、僅一輸入是0D、全部輸入是18、邏輯變量的取值１和０可以表示（ABCD）。A、開關(guān)的閉合、斷開B、電位的高、低C、真與假D、電流的有、無(wú)9、求一個(gè)邏輯函數(shù)F的對(duì)偶式，可將F中的（ABD）。A.“·”換成“+”，“+”換成“·”B、原變量換成反變量，反變量換成原變量C、變量不變D、常數(shù)中“0”換成“1”，“1”換成“0”10、在（BCD）輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯0。A、全部輸入是0B、全部輸入是1C、任一輸入為0，其他輸入為1D、任一輸入為1四、簡(jiǎn)述題（每小題4分，共16分）1、邏輯代數(shù)與普通代數(shù)有何異同？答：邏輯代數(shù)中僅含有0和1兩個(gè)數(shù)碼，普通代數(shù)含有的數(shù)碼是0～9個(gè)，邏輯代數(shù)是邏輯運(yùn)算，普通代數(shù)是加、減、乘、除運(yùn)算。2、什么是最小項(xiàng)？最小項(xiàng)具有什么性質(zhì)？答：一個(gè)具有n個(gè)邏輯變量的與或表達(dá)式中，若每個(gè)變量以原變量或反變量形式僅出現(xiàn)一次，就可組成2n個(gè)“與”項(xiàng)，我們把這些“與”項(xiàng)稱為n個(gè)變量的最小項(xiàng)，分別記為mn。最小項(xiàng)具備下列性質(zhì)：①對(duì)于任意一個(gè)最小項(xiàng)，只有一組變量取值使它的值為1,而變量取其余各組值時(shí)，該最小項(xiàng)均為0。②任意兩個(gè)不同的最小項(xiàng)之積恒為0。③變量全部最小項(xiàng)這和恒等于1。3、在我們所介紹代碼范圍內(nèi)，哪些屬于有權(quán)碼？哪些屬于無(wú)權(quán)碼？答：8421BCD碼和2421BCD碼屬于有權(quán)碼，余3碼和格雷碼屬于無(wú)權(quán)碼。4、試述卡諾圖化簡(jiǎn)邏輯函數(shù)的原則和步驟。答：利用卡諾圖化簡(jiǎn)邏輯函數(shù)式的步驟：①根據(jù)變量的數(shù)目，畫出相應(yīng)方格數(shù)的卡諾圖；②根據(jù)邏輯函數(shù)式，把所有為“1”的項(xiàng)畫入卡諾圖中；③用卡諾圈把相鄰最小項(xiàng)進(jìn)行合并，合并時(shí)就遵照卡諾圈最大化原則；④根據(jù)所圈的卡諾圈，消除圈內(nèi)全部互非的變量，每一個(gè)圈作為一個(gè)“與”項(xiàng)，將各“與”項(xiàng)相或，即為化簡(jiǎn)后的最簡(jiǎn)與或表達(dá)式。五、計(jì)算題（共34分）1、用代數(shù)法化簡(jiǎn)下列邏輯函數(shù)（12分）①解：②解：③解：④解：2、用卡諾圖化簡(jiǎn)下列邏輯函數(shù)（8分）①卡諾圖略②③④3、完成下列數(shù)制之間的轉(zhuǎn)換（8分）①（365）10＝（）2＝（555）8＝（16D）16②（11101.1）2＝（29.5）10＝（35.4）8＝（1D.8）16③（57.625）10＝（(111001.101)2=71.5）8＝（39.A）164、完成下列數(shù)制與碼制之間的轉(zhuǎn)換（6分）①（47）10＝（01111010）余3碼＝（01000111）8421碼②（3D）16＝（00101011）格雷碼③（25.25）10＝（00100101.00120101）8421BCD＝（00101011.00101011）2421BCD＝（31.2）8第2單元能力訓(xùn)練檢測(cè)題（共100分，120分鐘）一、填空題：（每空0.5分，共23分）1、基本邏輯關(guān)系的電路稱為邏輯門，其中最基本的有與門、或門和非門。常用的復(fù)合邏輯門有與非門、或非門、與或非門、異或門和同或門。2、TTL集成電路的子系列中，74S表示肖特基系列，74L表示低功耗系列、74LS表示低功耗肖特基系列。3、CMOS集成電路是由增強(qiáng)型PMOS管和增強(qiáng)型NMOS管組成的互補(bǔ)對(duì)稱MOS門電路，其中CC4000系列和高速系列是它的主要子系列。4、功能為“有0出1、全1出0”的門電路是與非門；具有“有1出1，全0出0”功能的門電路是或門；實(shí)際中集成與非門應(yīng)用的最為普遍。5、普通的TTL與非門具有圖騰結(jié)構(gòu)，輸出只有高電平“1”和低電平“0”兩種狀態(tài)；TTL三態(tài)與非門除了具有1態(tài)和0態(tài)，還有第三種狀態(tài)高阻態(tài)，三態(tài)門可以實(shí)現(xiàn)總線結(jié)構(gòu)。6、集成電極開路的TTL與非門又稱為OC門，其輸出可以“線與。7、TTL集成電路和CMOS集成電路相比較，TTL集成門的帶負(fù)載能力較強(qiáng)，CMOS集成門的抗干擾能力較強(qiáng)。8、兩個(gè)參數(shù)對(duì)稱一致的一個(gè)NMOS管和一個(gè)PMOS管，并聯(lián)可構(gòu)成一個(gè)CMOS傳輸門。兩管源極相連構(gòu)成傳輸門的（輸入端）或輸出端，兩管漏極相連構(gòu)成傳輸門的（輸出端）或輸入端，兩管的柵極分別與兩個(gè)互非的控制端相連。9、具有圖騰結(jié)構(gòu)的TTL集成電路，同一芯片上的輸出端，不允許并聯(lián)使用；同一芯片上的CMOS集成電路，輸出端可以并聯(lián)使用，但不同芯片上的CMOS集成電路上的輸出端是不允許并聯(lián)使用的。10、當(dāng)外界干擾較小時(shí)，TTL與非門閑置的輸入端可以懸空處理；TTL或非門不使用的閑置輸入端應(yīng)與地相接；CMOS門輸入端口為“與”邏輯關(guān)系時(shí)，閑置的輸入端應(yīng)接高電平，具有“或”邏輯端口的CMOS門多余的輸入端應(yīng)接低電平；即CMOS門的閑置輸入端不允許懸空。二、判斷正誤題（每小題1分，共10分）1、所有的集成邏輯門，其輸入端子均為兩個(gè)或兩個(gè)以上。（錯(cuò)）2、根據(jù)邏輯功能可知，異或門的反是同或門。（對(duì)）3、具有圖騰結(jié)構(gòu)的TTL與非門可以實(shí)現(xiàn)“線與”邏輯功能。（錯(cuò)）4、邏輯門電路是數(shù)字邏輯電路中的最基本單元。（對(duì)）5、TTL和CMOS兩種集成電路與非門，其閑置輸入端都可以懸空處理。（錯(cuò)）6、74LS系列產(chǎn)品是TTL集成電路的主流，應(yīng)用最為廣泛。（對(duì)）7、74LS系列集成芯片屬于TTL型，CC4000系列集成芯片屬于CMOS型。（對(duì)）8、三態(tài)門采用了圖騰輸出結(jié)構(gòu)，不僅負(fù)載能力強(qiáng)，且速度快。（錯(cuò)）9、OC門可以不僅能夠?qū)崿F(xiàn)“總線”結(jié)構(gòu)，還可構(gòu)成與或非邏輯。（對(duì)）10、CMOS電路的帶負(fù)載能力和抗干擾能力均比TTL電路強(qiáng)。（錯(cuò)）三、選擇題（每小題2分，共16分）1、具有“有1出0、全0出1”功能的邏輯門是（B）。A、與非門B、或非門C、異或門D、同或門2、兩個(gè)類型的集成邏輯門相比較，其中（B）型的抗干擾能力更強(qiáng)。A、TTL集成邏輯門B、CMOS集成邏輯門3、CMOS電路的電源電壓范圍較大，約在（B）。A、－5V~＋5VB、3~18VC、5~15VD、＋5V4、若將一個(gè)TTL異或門當(dāng)做反相器使用，則異或門的A和B輸入端應(yīng)：（A）。A、B輸入端接高電平，A輸入端做為反相器輸入端B、B輸入端接低電平，A輸入端做為反相器輸入端C、A、B兩個(gè)輸入端并聯(lián)，做為反相器的輸入端D、不能實(shí)現(xiàn)5、（C）的輸出端可以直接并接在一起，實(shí)現(xiàn)“線與”邏輯功能。A、TTL與非門B、三態(tài)門C、OC門6、（A）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。A、三態(tài)門B、TTL與非門C、OC門7、一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（C）。A、與非門B、或門C、或非門D、異或門8、一個(gè)四輸入的與非門，使其輸出為0的輸入變量取值組合有（B）。A、15種B、1種C、3種D、7種四、簡(jiǎn)述題（每小題4分，共24分）1、數(shù)字電路中，正邏輯和負(fù)邏輯是如何規(guī)定的？答：數(shù)字電路中只有高、低電平兩種取值。用邏輯“1”表示高電平，用邏輯“0”表示低電平的方法稱為正邏輯；如果用用邏輯“0”表示高電平，用邏輯“1”表示低電平，則稱為負(fù)邏輯。2、你能說(shuō)出常用復(fù)合門電路的種類嗎？它們的功能如何？答：常用的復(fù)合門有與非門、或非門、與或非門、異或門和同或門。其中與非門的功能是“有0出1，全1出0”；或非門的功能是“有1出0，全0出1”；與或非門的功能是“只要1個(gè)與門輸出為1，輸出為0，兩個(gè)與門全部輸出為0時(shí)，輸出為1”；異或門的功能是“相異出1，相同出0”；同或門的功能是“相同出1，相異出0”。3、TTL與非門閑置的輸入端能否懸空處理？CMOS與非門呢？答：TTL與非門閑置的輸入端一般也不要懸空處理，但當(dāng)外界干擾較小時(shí)，就可以把閑置的輸入端懸空處理；而CMOS與非門閑置的輸入端是不允許懸空處理的。4、試述圖騰結(jié)構(gòu)的TTL與非門和OC門、三態(tài)門的主要區(qū)別是什么？答：圖騰結(jié)構(gòu)的TTL與非門采用的推挽輸出，通常不允許將幾個(gè)同類門的輸出端并聯(lián)起來(lái)使用，正常情況下，圖騰結(jié)構(gòu)TTL與非門輸出對(duì)輸入可實(shí)現(xiàn)與非邏輯；集電極開路的TTL與非門又稱為OC門，多個(gè)OC門的輸出端可以并聯(lián)起來(lái)使用，實(shí)現(xiàn)“線與”邏輯功能，還可用作與或非邏輯運(yùn)算等；三態(tài)門和圖騰結(jié)構(gòu)的TTL與非門相比，結(jié)構(gòu)上多出了一個(gè)使能端，讓使能端處有效狀態(tài)時(shí)，三態(tài)門與圖騰結(jié)構(gòu)TTL與非門功能相同，若使能端處無(wú)效態(tài)，則三態(tài)門輸出呈高阻態(tài)，這時(shí)無(wú)論輸入如何，輸出均為高阻態(tài)?；谌龖B(tài)門的特點(diǎn)，廣泛應(yīng)用于計(jì)算機(jī)的總線結(jié)構(gòu)。5、如果把與非門、或非門、異或門當(dāng)做非門使用時(shí)，它們的輸入端應(yīng)如何連接？答：如果把與非門做非門使用，只需將與非門的輸入端并聯(lián)起來(lái)即可；如果把或非門當(dāng)做非門使用，只需把其它輸入端子接地，讓剩余的一個(gè)輸入端作為非門輸入即可；如果把異或門當(dāng)做非門使用，只需把其它輸入端子接高電平，讓剩余的一個(gè)輸入端作為非門輸入即可。6、提高CMOS門電路的電源電壓可提高電路的抗干擾能力，TTL門電路能否這樣做？為什么？答：TTL門電路是不能采取提高電源電壓的方式來(lái)提高電路抗干擾能力的。因?yàn)椋琓TL集成電路的電源電壓是特定的，其變化范圍很窄，通常在4.5～5.5V。五、分析題（共27分）1、已知輸入信號(hào)A、B的波形和輸出Y1、Y2、Y3、Y4的波形，試判斷各為哪種邏輯門，并畫出相應(yīng)邏輯門圖符號(hào),寫出相應(yīng)邏輯表達(dá)式。（12分）ABY1Y3Y2Y4ABY1Y3Y2Y4tttttt&&Y1AB&Y3AB=1Y2AB=1Y4ABY3＝ABY1＝ABY2＝A⊕BY4＝A⊕BLALABCD解：由電路圖可得，當(dāng)L為低電平時(shí)，發(fā)光二極管會(huì)亮，圖中列真值表分析：ABCDABCDL0000001000100100100010011010010000101010010110001011000110000011001001101000110110011100100110110011101001111110發(fā)光管在t1～t2期間、t5～t6期間會(huì)亮。3、試寫出圖2.48所示數(shù)字電路的邏輯函數(shù)表達(dá)式，并判斷其功能。（8分）解：電路的邏輯函數(shù)表達(dá)式為：列真值表：ABCF00000010010001111000101111011111輸入變量中有兩個(gè)或兩個(gè)以上為1時(shí)，輸出才為1，因此電路功能為多數(shù)表決器電路。第3單元能力訓(xùn)練檢測(cè)題（共100分，120分鐘）一、填空題：（每空0.5分，共10分）1、能將某種特定信息轉(zhuǎn)換成機(jī)器識(shí)別的二進(jìn)制數(shù)碼的組合邏輯電路，稱之為編碼器；能將機(jī)器識(shí)別的二進(jìn)制數(shù)碼轉(zhuǎn)換成人們熟悉的十進(jìn)制或某種特定信息的組合邏輯電路，稱為譯碼器；74LS85是常用的組合邏輯電路譯碼器。2、在多數(shù)數(shù)據(jù)選送過(guò)程中，能夠根據(jù)需要將其中任意一路挑選出來(lái)的電路，稱之為數(shù)據(jù)選擇器，也叫做多路開關(guān)。3、74LS147是10線—4線的集成優(yōu)先編碼器；74LS148芯片是8線—3線的集成優(yōu)先編碼器。4、74LS148的使能端為低電平時(shí)允許編碼；當(dāng)1時(shí)各輸出端及、均封鎖，編碼被禁止。5、兩片集成譯碼器74LS138芯片級(jí)聯(lián)可構(gòu)成一個(gè)4線—16線譯碼器。6、LED是指半導(dǎo)體數(shù)碼管顯示器件。二、判斷正誤題（每小題1分，共8分）1、組合邏輯電路的輸出只取決于輸入信號(hào)的現(xiàn)態(tài)。（對(duì)）2、3線—8線譯碼器電路是三—八進(jìn)制譯碼器。（錯(cuò)）3、已知邏輯功能，求解邏輯表達(dá)式的過(guò)程稱為邏輯電路的設(shè)計(jì)。（對(duì)）4、編碼電路的輸入量一定是人們熟悉的十進(jìn)制數(shù)。（錯(cuò)）5、74LS138集成芯片可以實(shí)現(xiàn)任意變量的邏輯函數(shù)。（錯(cuò)）6、組合邏輯電路中的每一個(gè)門實(shí)際上都是一個(gè)存儲(chǔ)單元。（錯(cuò)）7、共陰極結(jié)構(gòu)的顯示器需要低電平驅(qū)動(dòng)才能顯示。（錯(cuò)）8、只有最簡(jiǎn)的輸入、輸出關(guān)系，才能獲得結(jié)構(gòu)最簡(jiǎn)的邏輯電路。（對(duì)）三、選擇題（每小題2分，共14分）1、下列各型號(hào)中屬于優(yōu)先編譯碼器是（C）。A、74LS85B、74LS138C、74LS148D、74LS482、七段數(shù)碼顯示管TS547是（B）。A、共陽(yáng)極LED管B、共陰極LED管C、共陽(yáng)極LCD管D、共陰極LCD管3、八輸入端的編碼器按二進(jìn)制數(shù)編碼時(shí)，輸出端的個(gè)數(shù)是（B）。A、2個(gè)B、3個(gè)C、4個(gè)D、8個(gè)4、四輸入的譯碼器，其輸出端最多為（D）。A、4個(gè)B、8個(gè)C、10個(gè)D、16個(gè)5、當(dāng)74LS148的輸入端按順序輸入時(shí)，輸出為（C）。A、101B、010C、001D、1106、譯碼器的輸入量是（A）。A、二進(jìn)制B、八進(jìn)制C、十進(jìn)制D、十六進(jìn)制7、編碼器的輸出量是（A）。A、二進(jìn)制B、八進(jìn)制C、十進(jìn)制D、十六進(jìn)制四、簡(jiǎn)述題（每小題3分，共12分）1、試述組合邏輯電路的特點(diǎn)？答：組合邏輯電路的特點(diǎn)是：任意時(shí)刻，電路輸出狀態(tài)僅取決于該時(shí)刻的輸入狀態(tài)。2、分析組合邏輯電路的目的是什么？簡(jiǎn)述分析步驟。答：分析組合邏輯電路，目的就是清楚該電路的功能。分析步驟一般有以下幾個(gè)步驟：①根據(jù)已知邏輯電路圖寫出相應(yīng)邏輯函數(shù)式；②對(duì)寫出的邏輯函數(shù)式進(jìn)行化簡(jiǎn)。如果從最簡(jiǎn)式中可直接看出電路功能，則以下步驟可省略；③根據(jù)最簡(jiǎn)邏輯式寫出相應(yīng)電路真值表，由真值表輸出、輸入關(guān)系找出電路的功能；④指出電路功能。3、何謂編碼？二進(jìn)制編碼和二—十進(jìn)制編碼有何不同？答：編碼就是將人們熟悉的十進(jìn)制數(shù)或某個(gè)特定信息用相應(yīng)的高、低電平輸入，使輸出轉(zhuǎn)換成機(jī)器識(shí)別的十進(jìn)制代碼的過(guò)程。二進(jìn)制編碼就是以自然二進(jìn)制碼進(jìn)行代碼編制，而二－十進(jìn)制編碼則是用多位二進(jìn)制數(shù)碼表示1位十進(jìn)制數(shù)碼的代碼編制。4、何謂譯碼？譯碼器的輸入量和輸出量在進(jìn)制上有何不同？答：譯碼就是把機(jī)器識(shí)別的二進(jìn)制碼譯為人們熟悉的十進(jìn)制碼或特定信息的過(guò)程。以二－十進(jìn)制譯碼為例，譯碼器的輸入量是十進(jìn)制代碼，輸出量是人們熟悉的十進(jìn)制。五、分析題（共16分）1、根據(jù)表3-15所示內(nèi)容，分析其功能，并畫出其最簡(jiǎn)邏輯電路圖。（6分）表3-15組合邏輯電路真值表輸入輸出ABCF000100100100011 01000101011001111分析：從真值表輸入、輸出關(guān)系可寫出相應(yīng)邏輯函數(shù)式為：顯然，電路輸入相同時(shí)，輸出才為1，否則為0。因此該電路是一個(gè)三變量一致電路。&≥1=1AFBCD(a&≥1=1AFBCD(a)≥1≥1&AFBC1(b)分析：（a）圖的邏輯函數(shù)式為：（b）圖的邏輯函數(shù)式為：六、設(shè)計(jì)題（共36分）1、畫出實(shí)現(xiàn)邏輯函數(shù)的邏輯電路。（8分）設(shè)計(jì)：對(duì)邏輯函數(shù)式進(jìn)行化簡(jiǎn)：根據(jù)上述最簡(jiǎn)式可畫出邏輯電路為：&&≥1ABC&F2、設(shè)計(jì)一個(gè)三變量的判偶邏輯電路，其中0也視為偶數(shù)。（10分）設(shè)計(jì)：根據(jù)題目要求寫出邏輯功能真值表如下;ABCF00000101001110010111011110010110根據(jù)真值表寫出邏輯函數(shù)式并化簡(jiǎn)為最簡(jiǎn)與或式如下：&≥1A&≥1ABCF111&&&3、用與非門設(shè)計(jì)一個(gè)三變量的多數(shù)表決器邏輯電路。（10分）設(shè)計(jì)：根據(jù)題目要求寫出邏輯功能真值表如下：ABCF00000101001110010111011100010111根據(jù)真值表寫出邏輯函數(shù)式并化簡(jiǎn)為最簡(jiǎn)與或式如下：ABABC&&&F&（a）（a）設(shè)計(jì)：根據(jù)題意取三個(gè)裁判分別為輸入變量A、B、C，A為裁判長(zhǎng)，設(shè)按下按鍵輸入為1，否則為0，舉重成功為1，舉重失敗為0，據(jù)題意列出相應(yīng)真值表如下：ABCF00000101001110010111011100000111根據(jù)真值表寫出邏輯函數(shù)式并化簡(jiǎn)為最簡(jiǎn)與或式如下：根據(jù)上述最簡(jiǎn)式畫出相應(yīng)邏輯電路圖如下：AABC&&F&第4單元能力訓(xùn)練檢測(cè)題（共100分，120分鐘）一、填空題：（每空0.5分，共20分）1、兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器的功能有置0、置1和保持。電路中不允許兩個(gè)輸入端同時(shí)為低電平，否則將出現(xiàn)邏輯混亂。2、通常把一個(gè)CP脈沖引起觸發(fā)器多次翻轉(zhuǎn)的現(xiàn)象稱為空翻，有這種現(xiàn)象的觸發(fā)器是鐘控的RS觸發(fā)器，此類觸發(fā)器的工作屬于電平觸發(fā)方式。3、為有效地抑制“空翻”，人們研制出了邊沿觸發(fā)方式的主從型JK觸發(fā)器和維持阻塞型D觸發(fā)器。4、JK觸發(fā)器具有置0、置1、保持和翻轉(zhuǎn)四種功能。欲使JK觸發(fā)器實(shí)現(xiàn)的功能，則輸入端J應(yīng)接高電平1，K應(yīng)接高電平1。5、D觸發(fā)器的輸入端子有1個(gè)，具有置0和置1的功能。6、觸發(fā)器的邏輯功能通常可用特征議程、狀態(tài)轉(zhuǎn)換圖、功能真值表和時(shí)序波形圖等多種方法進(jìn)行描述。7、組合邏輯電路的基本單元是門電路，時(shí)序邏輯電路的基本單元是觸發(fā)器。8、JK觸發(fā)器的次態(tài)方程為Qn+1=jQn’+K’Qn；D觸發(fā)器的次態(tài)方程為Qn+1=Dn。9、觸發(fā)器有兩個(gè)互非的輸出端Q和，通常規(guī)定Q=1，=0時(shí)為觸發(fā)器的1狀態(tài)；Q=0，=1時(shí)為觸發(fā)器的0狀態(tài)。10、兩個(gè)與非門組成的基本RS觸發(fā)器，正常工作時(shí)，不允許0，其特征方程為，約束條件為。11、鐘控的RS觸發(fā)器，在正常工作時(shí)，不允許輸入端R=S=1，其特征方程為，約束條件為SR=0。12、把JK觸發(fā)器兩個(gè)輸入端子連在一起作為一個(gè)輸入就構(gòu)成了T觸發(fā)器，T觸發(fā)器具有的邏輯功能是保持和翻轉(zhuǎn)。13、讓T觸發(fā)器恒輸入“1”就構(gòu)成了T'觸發(fā)器，這種觸發(fā)器僅具有翻轉(zhuǎn)功能。二、正誤識(shí)別題（每小題1分，共10分）1、僅具有保持和翻轉(zhuǎn)功能的觸發(fā)器是RS觸發(fā)器。（錯(cuò)）2、基本的RS觸發(fā)器具有“空翻”現(xiàn)象。（錯(cuò)）3、鐘控的RS觸發(fā)器的約束條件是：R＋S=0。（錯(cuò)）4、JK觸發(fā)器的特征方程是：。（錯(cuò)）5、D觸發(fā)器的輸出總是跟隨其輸入的變化而變化。（對(duì)）6、CP=0時(shí)，由于JK觸發(fā)器的導(dǎo)引門被封鎖而觸發(fā)器狀態(tài)不變。（對(duì)）7、主從型JK觸發(fā)器的從觸發(fā)器開啟時(shí)刻在CP下降沿到來(lái)時(shí)。（對(duì)）8、觸發(fā)器和邏輯門一樣，輸出取決于輸入現(xiàn)態(tài)。（錯(cuò)）9、維持阻塞D觸發(fā)器狀態(tài)變化在CP下降沿到來(lái)時(shí)。（錯(cuò)）10、凡采用電位觸發(fā)方式的觸發(fā)器，都存在“空翻”現(xiàn)象。（錯(cuò)）三、選擇題（每小題2分，共20分）1、僅具有置“0”和置“1”功能的觸發(fā)器是（C）。A、基本RS觸發(fā)器B、鐘控RS觸發(fā)器C、D觸發(fā)器D、JK觸發(fā)器2、由與非門組成的基本RS觸發(fā)器不允許輸入的變量組合為（A）。A、00B、01C、10D、113、鐘控RS觸發(fā)器的特征方程是（D）。A、B、C、D、4、僅具有保持和翻轉(zhuǎn)功能的觸發(fā)器是（B）。A、JK觸發(fā)器B、T觸發(fā)器C、D觸發(fā)器D、Tˊ觸發(fā)器5、觸發(fā)器由門電路構(gòu)成，但它不同門電路功能，主要特點(diǎn)是具有（C）A、翻轉(zhuǎn)功能B、保持功能C、記憶功能D、置0置1功能6、TTL集成觸發(fā)器直接置0端和直接置1端在觸發(fā)器正常工作時(shí)應(yīng)（C）A、=1，=0B、=0，=1C、保持高電平“1”D、保持低電平“0”7、按觸發(fā)器觸發(fā)方式的不同，雙穩(wěn)態(tài)觸發(fā)器可分為（C）8、按邏輯功能的不同，雙穩(wěn)態(tài)觸發(fā)器可分為（D）。9、為避免“空翻”現(xiàn)象，應(yīng)采用（B）方式的觸發(fā)器。A、主從觸發(fā)B、邊沿觸發(fā)C、電平觸發(fā)10、為防止“空翻”，應(yīng)采用（C）結(jié)構(gòu)的觸發(fā)器。A、TTLB、MOSC、主從或維持阻塞四、簡(jiǎn)述題（每小題3分，共15分）1、時(shí)序邏輯電路的基本單元是什么？組合邏輯電路的基本單元又是什么？答：時(shí)序邏輯電路的基本單元是觸發(fā)器，組合邏輯電路的基本單元是門電路。2、何謂“空翻”現(xiàn)象？抑制“空翻”可采取什么措施？答：在時(shí)鐘脈沖CP＝1期間，觸發(fā)器的輸出隨輸入發(fā)生多次翻轉(zhuǎn)的現(xiàn)象稱為空翻。抑制空翻的最好措施就是讓觸發(fā)器采取邊沿觸發(fā)方式。3、觸發(fā)器有哪幾種常見的電路結(jié)構(gòu)形式？它們各有什么樣的動(dòng)作特點(diǎn)？答：觸發(fā)器常見的結(jié)構(gòu)形式有①與非門構(gòu)成的基本RS觸發(fā)器，其動(dòng)作特點(diǎn)是：輸入信號(hào)在電平觸發(fā)的全部作用時(shí)間里，都能直接改變輸出端Q的狀態(tài)；②鐘控的RS觸發(fā)器，其動(dòng)作特點(diǎn)：當(dāng)CP=0時(shí)，無(wú)論兩個(gè)輸入端R和S如何，觸發(fā)器的狀態(tài)不能發(fā)生改變；只有當(dāng)作為同步信號(hào)的時(shí)鐘脈沖到達(dá)時(shí)，觸發(fā)器才能按輸入信號(hào)改變狀態(tài)；③主從型JK觸發(fā)器，其動(dòng)作特點(diǎn)：主從型JK觸發(fā)器的狀態(tài)變化分兩步動(dòng)作。第1步是在CP為“1”期間主觸發(fā)器接收輸入信號(hào)且被記憶下來(lái)，而從觸發(fā)器被封鎖不能動(dòng)