集成電路制造工藝

集成電路設(shè)計原理1微電子器件原理半導(dǎo)體物理與器件微電子工藝基礎(chǔ)集成電路微波器件MEMS傳感器光電器件課程地位和知識應(yīng)用領(lǐng)域固體物理半導(dǎo)體物理2

集成電路就是把許多分立組件制作在同一個半導(dǎo)體芯片上所形成的電路。

早在1952年，英國的杜默(GeoffreyW.A.Dummer)就提出集成電路的構(gòu)想。

1958年9月12日，德州儀器公司(TexasInstruments)的基爾比(JackKilby，1923~)，細心地切了一塊鍺作為電阻，再用一塊pn結(jié)面做為電容，制造出一個震蕩器的電路，并在1964年獲得專利，首度證明了可以在同一塊半導(dǎo)體芯片上能包含不同的組件。

1964年，快捷半導(dǎo)體(FairchildSemiconductor)的諾宜斯(RobertNoyce，1927~1990)，則使用平面工藝方法，即借著蒸鍍金屬、微影、蝕刻等方式，解決了集成電路中，不同組件間導(dǎo)線連結(jié)的問題。集成電路的發(fā)展3在1970年代，決定半導(dǎo)體工業(yè)發(fā)展方向的，有兩個最重要的因素，那就是微處理器

(microprocessor)與半導(dǎo)體內(nèi)存

(semiconductormemory)

。在微處理器方面：1968年，諾宜斯和摩爾成立了英特爾(Intel)公司，不久，葛洛夫(AndrewGrove)也加入了。1969年，一個日本計算器公司比吉康(Busicom)和英特爾接觸，希望英特爾生產(chǎn)一系列計算器芯片，但當時任職于英特爾的霍夫(MacianE.Hoff)卻設(shè)計出一個單一可程序化芯片，

41971年11月15日，世界上第一個微處理器4004誕生了，它包括一個四位的平行加法器、十六個四位的緩存器、一個儲存器(accumulator)與一個下推堆棧(push-downstack)，共計約二千三百個晶體管；4004與其它只讀存儲器、移位緩存器與隨機取內(nèi)存，結(jié)合成MCS-4微電腦系統(tǒng)；從此之后，各種集成度更高、功能更強的微處理器開始快速發(fā)展，對電子業(yè)產(chǎn)生巨大影響。三十年后，英特爾的PentiumIII已經(jīng)包含了一千萬個以上的晶體管。

5

在內(nèi)存芯片方面：

1965年，快捷公司的施密特(J.D.Schmidt)使用金氧半技術(shù)做成實驗性的隨機存取內(nèi)存。1969年，英特爾公司推出第一個商業(yè)性產(chǎn)品，這是一

使用硅柵極、p型溝道的256位隨機存取內(nèi)存。

發(fā)展過程中最重要的一步，就是1969年，IBM的迪納(R.H.Dennard)發(fā)明了只需一個晶體管和一個電容器，就可以儲存一個位的記憶單元；由于結(jié)構(gòu)簡單，密度又高，現(xiàn)今半導(dǎo)體制程的發(fā)展水平常以動態(tài)隨機存取內(nèi)存的容量為標志。6

大致而言，1970年有1K的產(chǎn)品；1974年進步到4K(柵極線寬10微米)；1976年16K（5微米）；1979年64K(3微米)；1983年256K（1.5微米）；1986年1M（1.2微米）；1989年4M(0.8微米)；1992年16M(0.5微米)；1995年64M(0.3微米)；1998年到256M(0.2微米)，大約每三年進步一個世代，2001年就邁入千兆位大關(guān)。7

60年代發(fā)展出來的平面工藝，可以把越來越多的金氧半組件放在一塊硅芯片上，從1960年的不到十個組件，倍數(shù)成長到1980年的十萬個，以及1990年約一千萬個，這個微芯片上集成的晶體管數(shù)目每兩年翻一番的現(xiàn)象稱為摩爾定律(Moore’slaw)，是Intel創(chuàng)始人摩爾(GordonMoore)在1964年的一次演講中提出的，后來竟成了事實。

今天，在一個幾百平方毫米面積的芯片上，集成的晶體管數(shù)目已經(jīng)超過10億。

8中國半導(dǎo)體協(xié)會(CSIA)發(fā)布了2005年度

中國十大IC設(shè)計公司排名。

珠海炬力以12.575億元人民幣年銷售額勇奪桂冠。它是MP3播放器芯片的主要供貨廠商。中星微電子，2005年銷售額為7.678億元人民幣。它的主要產(chǎn)品是“星光系列”多媒體處理芯片，中星微電子最初提供PC用的攝像頭芯片。后來瞄準了手機用多媒體處理芯片市場，并成功地打開了歐美市場。排名第三到第十的分別是華大、士蘭、大唐、上海華虹、杭州友旺、紹興芯谷、北京清華同方和無錫華潤。2005年中國前十大IC設(shè)計公司的銷售額已經(jīng)達到51.63億元人民幣，根據(jù)CCID的預(yù)測，2005年中國集成電路設(shè)計業(yè)的市場規(guī)模約131億元人民幣，前十大IC設(shè)計公司的份額已經(jīng)40%。9如NEC公司用0.15mCMOS工藝生產(chǎn)的4GBDRAM,芯片中含44億個晶體管，芯片面積985.6mm2。

英特爾公司用0.25m工藝生產(chǎn)的333MHz的奔騰Ⅱ處理器，在一個芯片中集成了750萬個晶體管。

集成電路之所以能迅速發(fā)展，完全由于巨大的經(jīng)濟效益。工業(yè)發(fā)達國家競相投資。我國在“九五”期間投資100個億組建了集成電路“909”專項工程。2002年推出首款可商業(yè)化、擁有自主知識產(chǎn)權(quán)、通用高性能的CPU-龍芯1號，它采用0.18m工藝生產(chǎn)，主頻最高達266MHz。

今年研制的龍芯2號通過使用SPECCPU2000對龍芯2號的性能分析表明，相同主頻下龍芯2號的性能已經(jīng)明顯超過PII的性能，是龍芯1號的3-5倍

10預(yù)見根據(jù)國際半導(dǎo)體科技進程(InternationalTechnologyRoadmapforSemiconductor)的推估，公元2014年，最小線寬可達0.035微米，內(nèi)存容量更高達兩億五千六兆位，盡管新工藝、新技術(shù)的開發(fā)越來越困難，但相信半導(dǎo)體業(yè)在未來十五年內(nèi)，仍會迅速的發(fā)展下去。112006年度中國集成電路與分立器件制造前十大企業(yè)是：

中芯國際集成電路制造有限公司

上海華虹(集團)有限公司

華潤微電子(控股)有限公司

無錫海力士意法半導(dǎo)體有限公司

和艦科技(蘇州)有限公司

首鋼日電電子有限公司

上海先進半導(dǎo)體制造有限公司

臺積電(上海)有限公司

上海宏力半導(dǎo)體制造有限公司

吉林華微電子股份有限公司122006年度中國集成電路封裝測試前十大企業(yè)是：

飛思卡爾半導(dǎo)體(中國)有限公司

奇夢達科技(蘇州)有限公司

威訊聯(lián)合半導(dǎo)體(北京)有限公司

深圳賽意法半導(dǎo)體有限公司

江蘇新潮科技集團有限公司

上海松下半導(dǎo)體有限公司

英特爾產(chǎn)品(上海)有限公司

南通富士通微電子有限公司

星科金朋(上海)有限公司

樂山無線電股份有限公司132006年度中國集成電路設(shè)計前十大企業(yè)是：

炬力集成電路設(shè)計有限公司

中國華大集成電路設(shè)計集團有限公司(包含北京中電華大電子設(shè)計公司等)

北京中星微電子有限公司

大唐微電子技術(shù)有限公司

深圳海思半導(dǎo)體有限公司

無錫華潤矽科微電子有限公司

杭州士蘭微電子股份有限公司

上海華虹集成電路有限公司

北京清華同方微電子有限公司

展訊通信(上海)有限公司14第一章集成電路制造工藝

集成電路（IntegratedCircuit）制造工藝是集成電路實現(xiàn)的手段，也是集成電路設(shè)計的基礎(chǔ)。15集成電路制造工藝分類1.雙極型工藝（bipolar）2.MOS工藝3.BiMOS工藝16§1-1

雙極型集成電路工藝

(典型的PN結(jié)隔離工藝)

(P1~5)17

思考題1.與分立器件工藝有什么不同？2.需要幾塊光刻掩膜版(mask)?3.每塊掩膜版的作用是什么？4.器件之間是如何隔離的？5.器件的電極是如何引出的？181.1.1工藝流程P-Sub襯底準備（P型）光刻n+埋層區(qū)氧化n+埋層區(qū)注入清潔表面19P-Sub1.1.1工藝流程（續(xù)1）生長n-外延隔離氧化光刻p+隔離區(qū)p+隔離注入p+隔離推進N+N+N-N-201.1.1工藝流程（續(xù)2）光刻硼擴散區(qū)P-SubN+N+N-N-P+P+P+硼擴散氧化211.1.1工藝流程（續(xù)3）光刻磷擴散區(qū)磷擴散氧化P-SubN+N+N-N-P+P+P+PP221.1.1工藝流程（續(xù)4）光刻引線孔清潔表面P-SubN+N+N-N-P+P+P+PP231.1.1工藝流程（續(xù)5）蒸鍍金屬反刻金屬P-SubN+N+N-N-P+P+P+PP241.1.1工藝流程（續(xù)6）鈍化P-SubN+N+N-N-P+P+P+PP光刻鈍化窗口后工序251.1.2光刻掩膜版匯總埋層區(qū)隔離墻硼擴區(qū)磷擴區(qū)引線孔金屬連線鈍化窗口GNDViVoVDDTR261.1.3外延層電極的引出歐姆接觸電極：金屬與摻雜濃度較低的外延層相接觸易形成整流接觸（金半接觸勢壘二極管）。因此，外延層電極引出處應(yīng)增加濃擴散。BP-SubSiO2光刻膠N+埋層N–-epiP+P+P+SiO2N–-epiPPN+N+N+鈍化層N+CECEBB271.1.4埋層的作用1.減小串聯(lián)電阻（集成電路中的各個電極均從上表面引出，外延層電阻率較大且路徑較長。BP-SubSiO2光刻膠N+埋層N–-epiP+P+P+SiO2N–-epiPPN+N+N+鈍化層N+CECEBB2.減小寄生pnp晶體管的影響（第二章介紹）281.1.5隔離的實現(xiàn)1.P+隔離擴散要擴穿外延層，與p型襯底連通。因此，將n型外延層分割成若干個“島”。2.P+隔離接電路最低電位，使“島”與“島”之間形成兩個背靠背的反偏二極管。N+N+N--epiPN--epiPP-Sub(GND)P-Sub(GND)P-Sub(GND)BP-SubSiO2光刻膠N+埋層N–-epiSiO2P+P+P+SiO2N–-epiPPN+N+N+N+CECEBB鈍化層291.1.6其它雙極型集成電路工藝簡介對通隔離：減小隔離所占面積泡發(fā)射區(qū)：減小發(fā)射區(qū)面積磷穿透擴散：減小串聯(lián)電阻離子注入：精確控制參雜濃度和結(jié)深介質(zhì)隔離：減小漏電流光刻膠BP-SubN+埋層SiO2P+P+P+PPN+N+N+N+CECEBB301.1.7習(xí)題P14:1.1工藝流程及光刻掩膜版的作用

1.3（1）①②

識版圖

1.5集成度與工藝水平的關(guān)系

1.6工作電壓與材料的關(guān)系31§1.2

MOS集成電路工藝（N阱硅柵CMOS工藝）

(P9~11)

參考P阱硅柵CMOS工藝32

思考題1.需要幾塊光刻掩膜版？各自的作用是什么？2.什么是局部氧化（LOCOS)？

（LocalOxidationofSilicon)

3.什么是硅柵自對準(SelfAligned)？4.N阱的作用是什么？5.NMOS和PMOS的源漏如何形成的？6.襯底電極如何向外引接？331.2.1主要工藝流程

1.襯底準備P+/P外延片P型單晶片34P-Sub1.2.1主要工藝流程

2.氧化、光刻N-阱(nwell)351.2.1主要工藝流程

3.N-阱注入，N-阱推進,退火，清潔表面N阱P-Sub36P-SubN阱1.2.1主要工藝流程

4.長薄氧、長氮化硅、光刻場區(qū)(active反版)37P-Sub1.2.1主要工藝流程

5.場區(qū)氧化（LOCOS）,清潔表面

(場區(qū)氧化前可做N管場區(qū)注入和P管場區(qū)注入）38P-Sub1.2.1主要工藝流程

6.柵氧化,淀積多晶硅，多晶硅N+摻雜，反刻多晶（polysilicon—poly)391.2.1主要工藝流程

7.P+active注入（Pplus）（

硅柵自對準）P-SubP-SubP-Sub401.2.1主要工藝流程

8.

N+active注入（Nplus—Pplus反版）

（

硅柵自對準）P-SubP-SubP-Sub411.2.1主要工藝流程

9.淀積BPSG，光刻接觸孔(contact)，回流P-SubP-Sub421.2.1主要工藝流程

10.蒸鍍金屬1，反刻金屬1（metal1)P-Sub431.2.1主要工藝流程

11.絕緣介質(zhì)淀積，平整化，光刻通孔(via)P-SubP-Sub441.2.1主要工藝流程

12.蒸鍍金屬2，反刻金屬2（metal2)P-Sub451.2.1主要工藝流程

13.鈍化層淀積，平整化，光刻鈍化窗孔(pad)P-Sub461.2.2光刻掩膜版簡圖匯總N阱有源區(qū)多晶PplusNplus引線孔金屬1通孔金屬2鈍化471.2.3局部氧化的作用2.減緩表面臺階3.減小表面漏電流P-SubN-阱1.提高場區(qū)閾值電壓481.2.4硅柵自對準的作用在硅柵形成后，利用硅柵的遮蔽作用來形成MOS管的溝道區(qū)，使MOS管的溝道