第3章集成門(mén)電路

第三章

集成門(mén)電路與觸發(fā)器

隨著微電子技術(shù)的發(fā)展，人們把實(shí)現(xiàn)各種邏輯功能的元器件及其連線都集中制造在同一塊半導(dǎo)體材料小片上，并封裝在一個(gè)殼體中，通過(guò)引線與外界聯(lián)系，即構(gòu)成所謂的集成電路塊，通常又稱(chēng)為集成電路芯片。集成門(mén)電路和觸發(fā)器等邏輯器件是實(shí)現(xiàn)數(shù)字系統(tǒng)功能的物質(zhì)基礎(chǔ)。采用集成電路進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)的優(yōu)點(diǎn)：

可靠性高、可維性好、功耗低、成本低等優(yōu)點(diǎn)，可以大大簡(jiǎn)化設(shè)計(jì)和調(diào)試過(guò)程。本章知識(shí)要點(diǎn)

●集成電路的分類(lèi)

●半導(dǎo)體器件的開(kāi)關(guān)特性

●邏輯門(mén)電路

●邏輯函數(shù)的實(shí)現(xiàn)

3.1數(shù)字集成電路的分類(lèi)數(shù)字集成電路通常按照所用半導(dǎo)體器件的不同或者根據(jù)集成規(guī)模的大小進(jìn)行分類(lèi)。一.根據(jù)所采用的半導(dǎo)體器件進(jìn)行分類(lèi)

根據(jù)所采用的半導(dǎo)體器件，分為兩大類(lèi)。

雙極型集成電路：采用雙極型半導(dǎo)體器件作為元件。主要特點(diǎn)是速度快、負(fù)載能力強(qiáng)，但功耗較大、集成度較低。

單極型集成電路(MOS集成電路):采用金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)管(MetelOxideSemiconductorFieldEffectTra-nsister)作為元件。主要特點(diǎn)是結(jié)構(gòu)簡(jiǎn)單、制造方便、集成度高、功耗低，但速度相對(duì)雙極型較慢。

雙極型集成電路分為：

晶體管-晶體管邏輯電路TTL(TransistorTransistorLogic)發(fā)射極耦合邏輯電路(EmitterCoupledLogic)集成注入邏輯電路I2L(IntegratedInjectionLogic)

┊

TTL電路的“性能價(jià)格比”較佳，應(yīng)用最廣泛。MOS集成電路分為：

PMOS(P-channelMetelOxideSemiconductor)

NMOS(N-channelMetelOxideSemiconductor)

CMOS(ComplementMetalOxideSemiconductor)┊

CMOS電路應(yīng)用較普遍，因?yàn)樗坏m用于通用邏電路的設(shè)計(jì)，而且綜合性能好。二．根據(jù)集成電路規(guī)模的大小進(jìn)行分類(lèi)

根據(jù)一片集成電路芯片上包含的邏輯門(mén)個(gè)數(shù)或元件個(gè)數(shù)，分為SSI、MSI、LSI、VLSI。

1.SSI(SmallScaleIntegration:邏輯門(mén)數(shù)小于10門(mén)(或元件數(shù)小于100個(gè))；

2.MSI(MediumScaleIntegration):邏輯門(mén)數(shù)為10門(mén)～99門(mén)(或元件數(shù)100個(gè)～999個(gè))；

3.LSI(LargeScaleIntegration):邏輯門(mén)數(shù)為100門(mén)～9999門(mén)(或元件數(shù)1000個(gè)～99999個(gè))；

4.VLSI(VeryLargeScaleIntegration):邏輯門(mén)數(shù)大于10000門(mén)(或元件數(shù)大于100000個(gè))。

三．根據(jù)設(shè)計(jì)方法和功能定義分類(lèi)根據(jù)設(shè)計(jì)方法和功能定義通?？煞譃槿缦?類(lèi)：

1.非定制電路（又稱(chēng)為標(biāo)準(zhǔn)集成電路）

2.全定制電路（又稱(chēng)為專(zhuān)用集成電路）

3.半定制電路

3.2半導(dǎo)體器件的開(kāi)關(guān)特性

數(shù)字電路中的晶體二極管、三極管和MOS管等器件一般是以開(kāi)關(guān)方式運(yùn)用的，工作狀態(tài)相當(dāng)于相當(dāng)于開(kāi)關(guān)的“接通”與“斷開(kāi)”。數(shù)字系統(tǒng)中的半導(dǎo)體器件運(yùn)用在開(kāi)關(guān)頻率十分高的電路中，研究其開(kāi)關(guān)特性時(shí)，不僅要研究它們?cè)趯?dǎo)通與截止兩種狀態(tài)下的靜止特性，而且還要分析它們?cè)趯?dǎo)通和截止?fàn)顟B(tài)之間的轉(zhuǎn)變過(guò)程，即動(dòng)態(tài)特性。3.2.1晶體二極管的開(kāi)關(guān)特性一．靜態(tài)特性

靜態(tài)特性是指二極管在導(dǎo)通和截止兩種穩(wěn)定狀態(tài)下的特性。典型二極管的靜態(tài)特性曲線為：常見(jiàn)外形圖1.正向特性：

門(mén)檻電壓(VTH)：使二極管開(kāi)始導(dǎo)通的正向電壓，一般鍺管約0.1V，硅管約0.5V。正向電壓VF≤VTH：管子截止，電阻很大、正向電流IF

接近于0，二極管類(lèi)似于開(kāi)關(guān)的斷開(kāi)狀態(tài)；正向電壓VF=VTH：管子開(kāi)始導(dǎo)通，正向電流IF開(kāi)始上升；正向電壓VF＞VTH：管子充分導(dǎo)通(導(dǎo)通電壓一般鍺管約0.3V，硅管約0.7V，通常稱(chēng)為導(dǎo)通電壓)，電阻很小，正向電流IF

急劇增加，二極管類(lèi)似于開(kāi)關(guān)的接通狀態(tài)。

2．反向特性

二極管在反向電壓VR

作用下，處于截止?fàn)顟B(tài)，反向電阻很大，反向電流IR

很?。▽⑵浞Q(chēng)為反向飽和電流，用IS

表示，通?？珊雎圆挥?jì)），二極管的狀態(tài)類(lèi)似于開(kāi)關(guān)斷開(kāi)。而且反向電壓在一定范圍內(nèi)變化基本不引起反向電流的變化。

●正向?qū)〞r(shí)可能因電流過(guò)大而導(dǎo)致二極管燒壞。組成實(shí)際電路時(shí)通常要串接一只電阻R，以限制二極管的正向電流；

●反向電壓超過(guò)某個(gè)極限值時(shí)，將使反向電流IR突然猛增，致使二極管被擊穿（通常將該反向電壓極限值稱(chēng)為反向擊穿電壓VBR），一般不允許反向電壓超過(guò)此值。使用注意事項(xiàng)!注意：圖中忽略了二極管的正向壓降。

由于二極管的單向?qū)щ娦裕栽跀?shù)字電路中經(jīng)常把它當(dāng)作開(kāi)關(guān)使用。二極管開(kāi)關(guān)電路及等效電路二.動(dòng)態(tài)特性

二極管的動(dòng)態(tài)特性是指二極管在導(dǎo)通與截止兩種狀態(tài)轉(zhuǎn)換過(guò)程中的特性，它表現(xiàn)在完成兩種狀態(tài)之間的轉(zhuǎn)換需要一定的時(shí)間。為此，引入了反向恢復(fù)時(shí)間和開(kāi)通時(shí)間的概念。1.反向恢復(fù)時(shí)間

反向恢復(fù)時(shí)間：二極管從正向?qū)ǖ椒聪蚪刂顾枰?/p>

時(shí)間稱(chēng)為反向恢復(fù)時(shí)間。

當(dāng)作用在二極管兩端的電壓由正向?qū)妷篤F

轉(zhuǎn)為反向截止電壓

VR

時(shí)，在理想情況下二極管應(yīng)該立即由導(dǎo)通轉(zhuǎn)為截止，電路中只存在極小的反向電流。

2.開(kāi)通時(shí)間

開(kāi)通時(shí)間：二極管從反向截止到正向?qū)ǖ臅r(shí)間稱(chēng)為開(kāi)通時(shí)間。

由于PN結(jié)在正向電壓作用下空間電荷區(qū)迅速變窄，正向電阻很小，因而它在導(dǎo)通過(guò)程中及導(dǎo)通以后，正向壓降都很小，故電路中的正向電流IF≈VF/R。而且加入輸入電壓VF后，回路電流幾乎是立即達(dá)到IF的最大值。即：二極管的開(kāi)通時(shí)間很短，對(duì)開(kāi)關(guān)速度影響很小，相對(duì)反向恢復(fù)時(shí)間而言幾乎可以忽略不計(jì)。

3.2.2晶體三極管的開(kāi)關(guān)特性各種不同三極管的實(shí)物圖

晶體三極管由集電結(jié)和發(fā)射結(jié)兩個(gè)PN結(jié)構(gòu)成。三極管有截止、放大、飽和3種工作狀態(tài)。一個(gè)用NPN型共發(fā)射極晶體三極管組成的簡(jiǎn)單電路及其輸出特性曲線如下圖所示。一．靜態(tài)特性3.飽和狀態(tài)vB

＞VTH，并達(dá)到一定值，兩個(gè)PN結(jié)均為正偏，iB≥IBS(基極臨界飽和電流)≈VCC/βRc

,此時(shí)iC=ICS(集電極飽和電流)≈VCC/Rc。三極管呈現(xiàn)低阻抗，類(lèi)似于開(kāi)關(guān)接通。1.截止?fàn)顟B(tài)

vI≤0，兩個(gè)PN結(jié)均為反偏，iB≈0,iC≈0,vCE≈VCC。三極管呈現(xiàn)高阻抗，類(lèi)似于開(kāi)關(guān)斷開(kāi)。2.放大狀態(tài)vI＞VTH

，發(fā)射結(jié)正偏，集電結(jié)反偏，iC=βiB。電路工作特點(diǎn)：

晶體三極管在截止與飽和這兩種穩(wěn)態(tài)下的特性稱(chēng)為三極管的靜態(tài)開(kāi)關(guān)特性。

在數(shù)字邏輯電路中，三極管相當(dāng)于一個(gè)由基極信號(hào)控制的無(wú)觸點(diǎn)開(kāi)關(guān)，其作用對(duì)應(yīng)于觸點(diǎn)開(kāi)關(guān)的“閉合”與“斷開(kāi)”。

上述共發(fā)射極晶體三極管電路在三極管截止與飽和狀態(tài)下的等效電路如下圖所示。

3.3邏輯門(mén)電路

實(shí)現(xiàn)基本邏輯運(yùn)算和常用復(fù)合邏輯運(yùn)算的邏輯器件統(tǒng)稱(chēng)為邏輯門(mén)電路，它們是組成數(shù)字系統(tǒng)的基本單元電路。

以TTL集成邏輯門(mén)和CMOS集成邏輯為例進(jìn)行介紹。要求：重點(diǎn)掌握集成邏輯門(mén)電路的功能和外部特性，以及器件的使用方法。對(duì)其內(nèi)部結(jié)構(gòu)和工作原理只要求作一般了解。二.與門(mén)一個(gè)由二極管構(gòu)成的2輸入與門(mén)電路如下圖所示。A/V

B/

VF/V000+5+50+5+5000+5ABF000110110001三.或門(mén)一個(gè)由二極管構(gòu)成的2輸入或門(mén)電路如下圖所示。A/V

B/

VF/V000+5+50+5+50+5+5+5ABF0001101101113.3.2TTL集成邏輯門(mén)電路

TTL(TransistorTransistorLogic)電路是晶體管-晶體管邏輯電路的簡(jiǎn)稱(chēng)。60年代問(wèn)世，經(jīng)過(guò)對(duì)電路結(jié)構(gòu)和工藝的不斷改進(jìn)，性能得到不斷改善，至今仍被廣泛應(yīng)用于各種邏輯電路和數(shù)字系統(tǒng)中。

TTL電路的功耗大、線路較復(fù)雜，使其集成度受到一定的限制，故廣泛應(yīng)用于中小規(guī)模邏輯電路中。主要外部特性參數(shù)

TTL與非門(mén)的主要外部特性參數(shù)有輸出邏輯電平、開(kāi)門(mén)電平、關(guān)門(mén)電平、扇入系數(shù)、扇出系數(shù)、平均傳輸時(shí)延和空載功耗等。(2)輸出低電平VOL：輸出低電平VoL是指輸入全為高電平時(shí)的輸出電平。VOL的典型值是0.3V，產(chǎn)品規(guī)范值為VOL≤0.4V。

(1)輸出高電平VOH：輸出高電平VOH是指至少有一個(gè)輸入端接低電平時(shí)的輸出電平。VOH的典型值是3.6V。產(chǎn)品規(guī)范值為VOH≥2.4V。(3)開(kāi)門(mén)電平VON：開(kāi)門(mén)電平VON是指保證與非門(mén)輸出為低電平時(shí)所允許的最小輸入高電平，它表示使與非門(mén)開(kāi)通的輸入高電平最小值。

VON的典型值是1.5V，產(chǎn)品規(guī)范值為VON≤1.8V。開(kāi)門(mén)電平的大小反映了高電平抗干擾能力，VON

愈小，在輸入高電平時(shí)的抗干擾能力愈強(qiáng)。(4)關(guān)門(mén)電平VOFF：關(guān)門(mén)電平VOFF是指保證與非門(mén)輸出為高電平時(shí)所允許的最大輸入低電平，它表示使與非門(mén)關(guān)斷的輸入低電平最大值。

VOFF

的典型值是1.3V，產(chǎn)品規(guī)范值VOFF≥0.8V。關(guān)門(mén)電平的大小反映了低電平抗干擾能力，VOFF越大，在輸入低電平時(shí)的抗干擾能力越強(qiáng)。

(5)扇入系數(shù)Ni：指與非門(mén)提供的輸入端數(shù)目。

Ni是由制造廠家安排的，一般Ni為2～5，最多不超過(guò)8。當(dāng)應(yīng)用中要求輸入端數(shù)目超過(guò)Ni時(shí)，可通過(guò)分級(jí)實(shí)現(xiàn)的方法減少對(duì)扇入系數(shù)的要求。(6)扇出系數(shù)No：指允許與非門(mén)輸出端連接同類(lèi)門(mén)的最多個(gè)數(shù)。

它反映了與非門(mén)的帶負(fù)載能力.典型TTL與非門(mén)的扇出系數(shù)No≥8。(7)平均傳輸延遲時(shí)間tpd:指一個(gè)矩形波信號(hào)從與非門(mén)輸入端傳到與非門(mén)輸出端(反相輸出)所延遲的時(shí)間。

通常將從輸入波上沿中點(diǎn)到輸出波下沿中點(diǎn)的時(shí)間延遲稱(chēng)為導(dǎo)通延遲時(shí)間tpHL；從輸入波下沿中點(diǎn)到輸出波上沿中點(diǎn)的時(shí)間延遲稱(chēng)為截止延遲時(shí)間tpLH。

平均延遲時(shí)間定義為

tpd=(tpHL+tpLH)/2

平均延遲時(shí)間是反映與非門(mén)開(kāi)關(guān)速度的一個(gè)重要參數(shù)。tpd

的典型值約10ns，一般小于40ns。

(8)空載功耗P：平均功耗指在空載條件下工作時(shí)所消耗的平均電功率。通常將輸出為低電平時(shí)的功耗稱(chēng)為空載導(dǎo)通功耗PON，輸出為高電平時(shí)的功耗稱(chēng)為空載截止功耗POFF

，一般PON大于POFF。

平均功耗P=(PON+POFF)/2

TTL與非門(mén)的平均功耗一般為20mW左右。有關(guān)各種邏輯門(mén)的具體參數(shù)可在使用時(shí)查閱有關(guān)集成電路手冊(cè)和產(chǎn)品說(shuō)明書(shū)。二.常用TTL集成邏輯門(mén)

常用的TTL集成邏輯門(mén)有與門(mén)、或門(mén)、非門(mén)、與非門(mén)、或非門(mén)、與或非門(mén)、異或門(mén)等不同功能的產(chǎn)品。各種集成邏輯門(mén)屬于小規(guī)模集成電路，下圖所示為幾種常用邏輯門(mén)的芯片實(shí)物圖。

基本邏輯門(mén)是指實(shí)現(xiàn)3種基本邏輯運(yùn)算的與門(mén)、或門(mén)和非門(mén)。常用的TTL與門(mén)集成電路芯片有四2輸入與門(mén)7408，三3輸入與門(mén)7411等。例如：1.基本邏輯門(mén)2、

復(fù)合邏輯門(mén)

復(fù)合邏輯門(mén)是指實(shí)現(xiàn)復(fù)合邏輯運(yùn)算的與非門(mén)、或非門(mén)、與或非門(mén)、異或門(mén)等。與非門(mén)

常用的TTL與非門(mén)集成電路芯片有四2輸入與非門(mén)7400，三3輸入與非門(mén)7410，二4輸入與非門(mén)7420等。

2、

復(fù)合邏輯門(mén)(2)或非門(mén)

常用的TTL或非門(mén)集成電路芯片有四2輸入或非門(mén)7402，三3輸入或非門(mén)7427等。例如：74022、

復(fù)合邏輯門(mén)(3)與或非門(mén)

常用的TTL與或非門(mén)集成電路芯片有雙2-2與或非門(mén)7451、3-2-2-3與或非門(mén)7454等。例如：74512、

復(fù)合邏輯門(mén)(4)異或門(mén)

異或門(mén)只有兩個(gè)輸入端，常用的TTL異或門(mén)集成電路芯片有7486等。下圖所示為異或門(mén)的邏輯符號(hào)和7486的引腳排列圖。

注意：一般TTL邏輯門(mén)的輸出是不能并聯(lián)使用的，即兩個(gè)邏輯門(mén)的輸出不能直接對(duì)接！

4．TTL邏輯門(mén)的使用注意事項(xiàng)

①TTL邏輯門(mén)的電源電壓應(yīng)滿足5V±5%的要求，電源不能反接。②一般邏輯門(mén)的輸出不能并聯(lián)使用（OC門(mén)和三態(tài)門(mén)除外），也不允許直接與電源或“地”相連接。③對(duì)邏輯門(mén)的多余輸入端，應(yīng)根據(jù)不同邏輯門(mén)的邏輯要求接電源、地，或者與其他使用的輸入引腳并接。例如，將與門(mén)和與非門(mén)的多余輸入端接電源，或門(mén)和或非門(mén)的多余輸入端接地?？傊?，既要避免多余輸入端懸空造成信號(hào)干擾，又要保證對(duì)多余輸入端的處置不影響正常的邏輯功能。

3.4邏輯函數(shù)的實(shí)現(xiàn)

用邏輯函數(shù)表達(dá)式描述的各種邏輯問(wèn)題均可用邏輯門(mén)實(shí)現(xiàn)，而且實(shí)現(xiàn)某一邏輯功能的邏輯電路并不是唯一的。它不僅與表征該邏輯功能的函數(shù)表達(dá)式形式及繁簡(jiǎn)有關(guān)，而且與采用的邏輯門(mén)類(lèi)型有關(guān)。

由于用邏輯代數(shù)中的與、或、非3種基本運(yùn)算可以描述各種不同的邏輯問(wèn)題，所以使用相應(yīng)的與門(mén)、或門(mén)、非門(mén)即可構(gòu)成實(shí)現(xiàn)各種邏輯功能的電路。例如用3種基本邏輯門(mén)實(shí)現(xiàn)邏輯函數(shù)

采用3種基本邏輯門(mén)實(shí)現(xiàn)邏輯函數(shù)的必然結(jié)果是在一個(gè)電路中要同時(shí)使用不同類(lèi)型的邏輯門(mén)。實(shí)際應(yīng)用中，人們從電路中邏輯門(mén)性能以及類(lèi)型的一致性考慮，廣泛使用各種復(fù)合邏輯門(mén)實(shí)現(xiàn)邏輯函數(shù)功能。3.4.1用與非門(mén)實(shí)現(xiàn)邏輯函數(shù)用與非門(mén)實(shí)現(xiàn)邏輯函數(shù)一般步驟：

第一步：求出函數(shù)的最簡(jiǎn)與—或表達(dá)式。第二步：將最簡(jiǎn)與—或表達(dá)式變換成與非—與非表達(dá)式。第三步：畫(huà)出邏輯電路圖。例如用與非門(mén)實(shí)現(xiàn)邏輯函數(shù)

F(A,B,C,D)=∑m(0,1,4,5,6,7,8,9,15)

解：首先求出函數(shù)的最簡(jiǎn)與—或表達(dá)式（假定利用卡諾圖化簡(jiǎn)）3.4.2用或非門(mén)實(shí)現(xiàn)邏輯函數(shù)用或非門(mén)實(shí)現(xiàn)邏輯函數(shù)一般步驟：

第一步：求出函數(shù)的最簡(jiǎn)或—與表達(dá)式。第二步：將最簡(jiǎn)或—與表達(dá)式變換成或非—或非表達(dá)式。第三步：畫(huà)出邏輯電路圖。例如用或非門(mén)實(shí)現(xiàn)邏輯函數(shù)解：第一步求出函數(shù)的最簡(jiǎn)或—與表達(dá)式（假定利用卡諾圖化簡(jiǎn)）畫(huà)出給定函數(shù)卡諾圖，先合并卡諾圖上的0