第五章 處理器總線時序與處理器總線

第五章處理器總線時序和系統(tǒng)總線第5章：微處理器外部特性教學重點及教學要求最小組態(tài)下的基本引腳最小組態(tài)下的總線時序最小組態(tài)下的總線形成第5章：5.1處理器總線外部特性表現(xiàn)在其引腳信號上，學習時請?zhí)貏e關(guān)注以下幾個方面：指引腳信號的定義、作用；通常采用英文單詞或其縮寫表示信號從芯片向外輸出，還是從外部輸入芯片，或者是雙向的起作用的邏輯電平高、低電平有效上升、下降邊沿有效輸出正常的低電平、高電平外，還可以輸出高阻的第三態(tài)⑶有效電平⑷三態(tài)能力⑵信號的流向⑴引腳的功能第5章：5.1.18088的兩種組態(tài)當8088CPU與存儲器和外設(shè)構(gòu)成一個計算機的硬件系統(tǒng)時，根據(jù)所連的存儲器和外設(shè)的規(guī)模，8088可以有兩種不同的組態(tài)。兩種組態(tài)構(gòu)成兩種不同規(guī)模的應用系統(tǒng)最小組態(tài)模式構(gòu)成小規(guī)模的應用系統(tǒng)8088本身提供所有的系統(tǒng)總線信號最大組態(tài)模式構(gòu)成較大規(guī)模的應用系統(tǒng)，例如可以接入數(shù)值協(xié)處理器80878088和總線控制器8288共同形成系統(tǒng)總線信號兩種組態(tài)利用MN/MX*引腳區(qū)別MN/MX*接高電平為最小組態(tài)模式MN/MX*接低電平為最大組態(tài)模式兩種組態(tài)下的內(nèi)部操作并沒有區(qū)別IBMPC/XT采用最大組態(tài)本書以最小組態(tài)展開基本原理通常在信號名稱加上劃線（如：MX）或星號（如：MX*）表示低電平有效第5章：8088的引腳圖（P165.圖5-3)12345678910111213141516171819204039383736353433323130292827262524232221

GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6SS0*(HIGH)MN/MX*RD*HOLD(RQ)*/GT0*)HLDA(RQ1*/GT1*)WR*(LOCK*)M/IO(S2*

)DT/R*(S1*

)DEN(S0

)ALEINTATEST*READYRESET8088第5章：5.1.2最小組態(tài)的引腳信號分類學習這40個引腳（總線）信號數(shù)據(jù)和地址引腳讀寫控制引腳中斷請求和響應引腳總線請求和響應引腳其它引腳第5章：1.數(shù)據(jù)和地址引腳AD7~AD0（Address/Data）(9~16)

P165地址/數(shù)據(jù)分時復用引腳，雙向、三態(tài)作為復用引腳，在總線周期的T1狀態(tài)用來輸出要訪問的存儲器或I/O端口的低8位地址A7~A0。T2~T3狀態(tài)，對讀周期而言，處于浮空狀態(tài)；對寫周期，則是傳輸數(shù)據(jù)的低8位D7~D0。在CPU響應中斷，以及系統(tǒng)總線保持響應時，都浮空處于高阻狀態(tài)。第5章：1.數(shù)據(jù)和地址引腳（續(xù)1）A15~A8（Address）(39、2~8)

P165

中間8位地址引腳，輸出、三態(tài)這些引腳在訪問存儲器或外設(shè)時，提供全部20位地址中的中間8位地址A15~A8第5章：1.數(shù)據(jù)和地址引腳（續(xù)2）A19/S6~A16/S3（Address/Status）(35~38)

P165地址/狀態(tài)分時復用引腳，輸出、三態(tài)在總線周期的T1狀態(tài)輸出高4位地址A19~A16由于8086/8088對I/0端口的尋址僅用低16位地址線，故A19~A16作為地址總線使用時只能對存儲器尋址其他時間輸出狀態(tài)信號S6~S3，作用為：S6：始終為低電平S5：輸出，指明標志寄存器中中斷允許標志I的當前狀態(tài)S4、S3：編碼，指明當前正在使用的段寄存器（P165.表5-4）第5章：2.讀寫控制引腳ALE（AddressLatchEnable）(25)

P162地址鎖存允許，輸出、高電平有效，是微處理器提供給地址鎖存器8282/8283的控制信號在總線周期的T1狀態(tài)ALE引腳高電平有效，表示當前在地址/數(shù)據(jù)復用總線上輸出的是地址信息，即AD7~AD0和A19/S6~A16/S3正在傳送地址信息，地址鎖存器把ALE作為鎖存信號，對地址進行鎖存。由于地址信息在這些復用引腳上出現(xiàn)的時間很短暫，所以系統(tǒng)可以利用ALE引腳將地址鎖存起來注意：ALE不能浮空第5章：2.讀寫控制引腳（續(xù)1）IO/M*（InputandOutput/Memory）(28)

P162

I/O或存儲器訪問，輸出、三態(tài)該引腳輸出高電平時，表示CPU將訪問I/O端口，這時地址總線A15~A0提供16位I/O口地址該引腳輸出低電平時，表示CPU將訪問存儲器，這時地址總線A19~A0提供20位存儲器地址DMA方式：浮空成高阻狀態(tài)第5章：2.讀寫控制引腳（續(xù)2）WR*（Write）(29)

P162

寫控制，輸出、三態(tài)、低電平有效T2、T3、TW期間有效時，表示CPU正在寫出數(shù)據(jù)給存儲器或I/O端口RD*（Read）(32)

P165讀控制，輸出、三態(tài)、低電平有效T2、T3、TW期間有效時，表示CPU正在從存儲器或I/O端口讀入數(shù)據(jù)DMA方式：浮空第5章：2.讀寫控制引腳（續(xù)3）IO/M*、WR*和RD*是最基本的控制信號組合后，控制4種基本的總線周期總線周期IO/M*WR*RD*存儲器讀低高低存儲器寫低低高I/O讀高高低I/O寫高低高第5章：2.讀寫控制引腳（續(xù)4）READY(22)

P165存儲器或I/O口就緒，輸入、高電平有效總線操作周期中，CPU會測試該引腳如果測到高有效，CPU直接進入下一步如果測到無效，CPU將插入等待周期等待周期中仍然要監(jiān)測READY信號，確定是否繼續(xù)插入等待周期是由所訪問的存儲器或I/O設(shè)備發(fā)出的響應信號，有效時表示設(shè)備準備就緒，可進行一次數(shù)據(jù)傳輸?shù)?章：2.讀寫控制引腳（續(xù)5）DEN*（DataEnable）(26)

P163

數(shù)據(jù)允許，輸出、三態(tài)、低電平有效在用8286/8287作為數(shù)據(jù)總線收發(fā)器時，DEN*為收發(fā)器提供一控制信號，表示CPU當前準備發(fā)送或接受一個數(shù)據(jù)，總線收發(fā)器將DEN*作為輸出允許信號每個存儲器或I/O訪問周期以及中斷響應周期有效。若是讀周期或中斷響應周期，在T2狀態(tài)的中間開始有效，一直保持到T4狀態(tài)的中間。有效時，表示當前數(shù)據(jù)總線上正在傳送數(shù)據(jù)，可利用他來控制對數(shù)據(jù)總線的驅(qū)動DT/R*（DataTransmit/Receive）(27)

P162數(shù)據(jù)發(fā)送/接收，輸出、三態(tài)在用8286/8287作為數(shù)據(jù)總線收發(fā)器時，DT/R*用來控制8286/8287的數(shù)據(jù)傳送方向表明當前總線上數(shù)據(jù)的流向高電平時數(shù)據(jù)自CPU輸出（發(fā)送）低電平時數(shù)據(jù)輸入CPU（接收）DMA方式：浮空第5章：2.讀寫控制引腳（續(xù)6）SSO*（SystemStatusO）(34)

P163

最小組態(tài)模式下的狀態(tài)輸出信號它與IO/M*和DT/R*一起，通過編碼指示CPU在最小組態(tài)下的8種工作狀態(tài)（P163.表5-1）：1.取指 5.中斷響應2.存儲器讀 6.I/O讀3.存儲器寫 7.I/O寫4.過渡狀態(tài) 8.暫停第5章：3.中斷請求和響應引腳INTR（InterruptRequest）(18)

P165可屏蔽中斷請求，輸入、高電平有效有效時，表示請求設(shè)備向CPU申請可屏蔽中斷，該中斷請求是否響應受控于IF（中斷允許標志），可以被屏蔽掉CPU在執(zhí)行每條指令的最后一個時鐘周期對INTR信號進行采樣，若I=1，且又接收到INTR信號，則CPU在結(jié)束當前指令后，響應中斷請求，進入一中斷處理子程序。第5章：3.中斷請求和響應引腳（續(xù)1）INTA*（InterruptAcknowledge）(24)

P162可屏蔽中斷響應，輸出、低電平有效有效時，表示來自INTR引腳的中斷請求已被CPU響應，CPU進入中斷響應周期第5章：3.中斷請求和響應引腳（續(xù)2）NMI（Non-MaskableInterrupt）(17)

P166不可屏蔽中斷請求，輸入、上升沿有效有效表示外界向CPU申請不可屏蔽中斷該中斷請求不能被CPU屏蔽，所以優(yōu)先級別高于INTR（可屏蔽中斷）主機與外設(shè)進行數(shù)據(jù)交換通常采用可屏蔽中斷不可屏蔽中斷通常用于處理掉電等系統(tǒng)故障第5章：4.總線請求和響應引腳HOLD(31)

P163總線保持（即總線請求），輸入、高電平有效有效時，表示總線請求設(shè)備向CPU申請占有總線該信號從有效回到無效時，表示總線請求設(shè)備對總線的使用已經(jīng)結(jié)束，通知CPU收回對總線的控制權(quán)第5章：4.總線請求和響應引腳（續(xù)1）HLDA（HOLDAcknowledge）(30)

P163總線保持響應（總線響應），輸出、高電平有效有效表示CPU已響應總線請求并已將總線釋放此時CPU的地址總線、數(shù)據(jù)總線及具有三態(tài)輸出能力的控制總線將全面呈現(xiàn)高阻，使總線請求設(shè)備可以順利接管總線待到總線請求信號HOLD無效，總線響應信號HLDA也轉(zhuǎn)為無效，CPU重新獲得總線控制權(quán)第5章：5.其它引腳RESET(21)

P166復位請求，輸入、高電平有效該信號有效，將使CPU回到其初始狀態(tài)；當再度返回無效時，CPU將重新開始工作8088復位后CS＝FFFFH、IP＝0000H，所以程序入口在物理地址FFFF0H第5章：5.其它引腳（續(xù)1）CLK（Clock）

(19)

P166時鐘輸入系統(tǒng)通過該引腳給CPU提供內(nèi)部定時信號8088的標準工作時鐘為5MHzIBMPC/XT機的8088采用了4.77MHz的時鐘，其時鐘周期約為210ns第5章：5.其它引腳（續(xù)2）Vcc(40)

P166電源輸入，向CPU提供＋5V電源GND(1、20)

P166接地，向CPU提供參考地電平MN/MX*（Minimum/Maximum）(33)

P162組態(tài)選擇，輸入接高電平時，8088引腳工作在最小組態(tài)；反之，8088工作在最大組態(tài)第5章：5.其它引腳（續(xù)3）TEST*(23)

P165測試，輸入、低電平有效使用協(xié)處理器8087時，通過該引腳和WAIT指令，可使8088與8087的操作保持同步第5章：“引腳”小結(jié)CPU引腳是系統(tǒng)總線的基本信號可以分成三類信號8位數(shù)據(jù)線：D0~D720位地址線：A0~A19控制線：ALE、IO/M*、WR*、RD*、READYINTR、INTA*、NMI，HOLD、HLDARESET、CLK、Vcc、GND第5章：5.38088的總線時序時序（Timing）是指信號高低電平（有效或無效）變化及相互間的時間順序關(guān)系CPU時序決定系統(tǒng)各部件間的同步和定時總線時序描述CPU引腳如何實現(xiàn)總線操作什么是總線操作？第5章：5.38088的總線時序（續(xù)1）總線操作是指CPU通過總線對外的各種操作8088的總線操作主要有：存儲器讀、I/O讀操作存儲器寫、I/O寫操作中斷響應操作總線請求及響應操作CPU正在進行內(nèi)部操作、并不進行實際對外操作的空閑狀態(tài)Ti描述總線操作的微處理器時序有三級指令周期→總線周期

→時鐘周期什么是指令、總線和時鐘周期？第5章：5.38088的總線時序（續(xù)2）指令周期是指一條指令經(jīng)取指、譯碼、讀寫操作數(shù)到執(zhí)行完成的過程。若干總線周期組成一個指令周期總線周期是指CPU通過總線操作與外部（存儲器或I/O端口）進行一次數(shù)據(jù)交換的過程8088的基本總線周期需要4個時鐘周期4個時鐘周期編號為T1、T2、T3和T4總線周期中的時鐘周期也被稱作“T狀態(tài)”時鐘周期的時間長度就是時鐘頻率的倒數(shù)當需要延長總線周期時插入等待狀態(tài)TwCPU進行內(nèi)部操作，沒有對外操作時，其引腳就處于空閑狀態(tài)Ti何時有總線周期？演示第5章：5.38088的總線時序（續(xù)3）任何指令的取指階段都需要存儲器讀總線周期，讀取的內(nèi)容是指令代碼任何一條以存儲單元為源操作數(shù)的指令都將引起存儲器讀總線周期，任何一條以存儲單元為目的操作數(shù)的指令都將引起存儲器寫總線周期只有執(zhí)行IN指令才出現(xiàn)I/O讀總線周期，執(zhí)行OUT指令才出現(xiàn)I/O寫總線周期CPU響應可屏蔽中斷時生成中斷響應總線周期如何實現(xiàn)同步？第5章：5.38088的總線時序（續(xù)4）總線操作中如何實現(xiàn)時序同步是關(guān)鍵CPU總線周期采用同步時序：各部件都以系統(tǒng)時鐘信號為基準當相互不能配合時，快速部件（CPU）插入等待狀態(tài)等待慢速部件（I/O和存儲器）CPU與外設(shè)接口常采用異步時序，它們通過應答聯(lián)絡(luò)信號實現(xiàn)同步操作第5章：5.3.2典型時序分析(最小組態(tài)的總線時序)介紹微處理器最基本的4種總線周期存儲器讀總線周期存儲器寫總線周期I/O讀總線周期I/O寫總線周期第5章：1.存儲器寫總線周期T4T3T2T1ALECLKA19/S6~A16/S3A15~A8AD7~AD0A15~A8A7~A0輸出數(shù)據(jù)A19~A16S6~S3READY（高電平）IO/M*WR*T1狀態(tài)——輸出20位存儲器地址A19~A0IO/M*輸出低電平，表示存儲器操作；ALE輸出正脈沖，表示復用總線輸出地址T2狀態(tài)——輸出控制信號WR*和數(shù)據(jù)D7~D0T3和Tw狀態(tài)——檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)——完成數(shù)據(jù)傳送第5章：2.I/O寫總線周期T4T3T2T1ALECLKA19/S6~A16/S3A15~A8AD7~AD0A15~A8A7~A0輸出數(shù)據(jù)0000S6~S3READY（高電平）IO/M*WR*T1狀態(tài)——輸出16位I/O地址A15~A0IO/M*輸出高電平，表示I/O操作；ALE輸出正脈沖，表示復用總線輸出地址T2狀態(tài)——輸出控制信號WR*和數(shù)據(jù)D7~D0T3和Tw狀態(tài)——檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)——完成數(shù)據(jù)傳送第5章：3.存儲器讀總線周期T4T3T2T1ALECLKA19/S6~A16/S3A15~A8AD7~AD0A15~A8A7~A0輸入數(shù)據(jù)A19~A16S6~S3READY（高電平）IO/M*RD*T1狀態(tài)——輸出20位存儲器地址A19~A0IO/M*輸出低電平，表示存儲器操作；ALE輸出正脈沖，表示復用總線輸出地址T2狀態(tài)——輸出控制信號RD*T3和Tw狀態(tài)——檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)——前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送第5章：4.I/O讀總線周期T4T3T2T1ALECLKA19/S6~A16/S3A15~A8AD7~AD0A15~A8A7~A0輸入數(shù)據(jù)S6~S3READY（高電平）IO/M*RD*0000T1狀態(tài)——輸出16位I/O地址A15~A0IO/M*輸出高電平，表示I/O操作；ALE輸出正脈沖，表示復用總線輸出地址T2狀態(tài)——輸出控制信號RD*T3和Tw狀態(tài)——檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)——前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送第5章：5.等待狀態(tài)Tw同步時序通過插入等待狀態(tài)，來使速度差別較大的兩部分保持同步在讀寫總線周期中，判斷是否插入Tw1.在T3的前沿檢測READY引腳是否有效2.如果READY無效，在T3和它T4之間插入一個等效于T3的Tw，轉(zhuǎn)13.如果READY有效，執(zhí)行完該T狀態(tài)，進入T4狀態(tài)演示AD7~AD0A15~A8A19/S6~A16/S3+5V8088ALE8282STB系統(tǒng)總線信號A19~A16A15~A8A7~A0D7~D0IO/M*RD*WR*8282STB8282STB8286TOE*MN/MX*IO/M*RD*WR*DT/R*DEN*OE*OE*OE*第5章：5.4最小組態(tài)的總線形成（1）20位地址總線——采用3個三態(tài)透明鎖存器8282進行鎖存和驅(qū)動（2）8位數(shù)據(jù)總線——采用數(shù)據(jù)收發(fā)器8286進行驅(qū)動（3）系統(tǒng)控制信號——由8088引腳直接提供第5章：1.20位地址總線的形成采用3個8282進行鎖存和驅(qū)動Intel8282是三態(tài)透明鎖存器，類似有Intel8283和通用數(shù)字集成電路芯片373三態(tài)輸出：輸出控制信號有效時，允許數(shù)據(jù)輸出；無效時，不允許數(shù)據(jù)輸出，呈高阻狀態(tài)透明：鎖存器的輸出能夠跟隨輸入變化第5章：2.8位數(shù)據(jù)總線的形成采用數(shù)據(jù)收發(fā)器8286進行雙向驅(qū)動

Intel8286是8位三態(tài)雙向緩沖器，類似功能的器件還有Intel8287、通用數(shù)字集成電路245等另外，接口電路中也經(jīng)常使用三態(tài)單向緩沖器，例如通用數(shù)字集成電路244就是一個常用的雙4位三態(tài)單向緩沖器第5章：3.系統(tǒng)控制信號的形成由8088引腳直接提供因為基本的控制信號8088引腳中都含有例如：IO/M*、WR*、RD*等其它信號的情況看詳圖第5章：5.5微機系統(tǒng)總線微機系統(tǒng)采用總線結(jié)構(gòu)。系統(tǒng)中主要部件通過系統(tǒng)總線相互連接、實現(xiàn)數(shù)據(jù)傳輸，并使微機系統(tǒng)具有組態(tài)靈活、易于擴展等諸多優(yōu)點廣泛應用的總線都實現(xiàn)了標準化，便于互連各個部件時遵循共同的總線規(guī)范。接口的任一方只需要根據(jù)總線標準的要求來實現(xiàn)和完成接口的功能，而不必了解對方的接口方式總線接口也是一種通用的接口技術(shù)第5章：5.5.1微機總線概述總線連接方法廣泛用于微機系統(tǒng)的各個連接層次上大規(guī)模集成電路芯片內(nèi)部（如微處理器的內(nèi)部總線）主機板中微處理器、存儲器及I/O接口電路之間，主機模板與各種接口模板之間微機系統(tǒng)之間以及微機系統(tǒng)與外部設(shè)備之間第5章：⑴芯片總線（ChipBus）一個大規(guī)模集成電路芯片內(nèi)部，或一個較小系統(tǒng)中各種不同器件連接在一起的總線；用于芯片級互連芯片總線也稱為局部總線（LocalBus）微處理器的引腳信號就是芯片總線微處理器內(nèi)部的控制器、運算器、寄存器之間，還有系統(tǒng)主機板上CPU、存儲器、接口電路等之間通常就是利用芯片級總線互連的圖示第5章：⑵內(nèi)總線（InternalBus）微機系統(tǒng)中模板與模板間連接的總線，是微機系統(tǒng)所特有的總線；用于模板級互連內(nèi)總線也被稱為板級總線或系統(tǒng)總線（SystemBus）多數(shù)已實現(xiàn)標準化，例如STD總線、ISA總線等。微機主板的各種擴展插槽多屬于內(nèi)總線圖示第5章：⑶外總線（ExternalBus）微機系統(tǒng)之間或微機系統(tǒng)與其外設(shè)通信的總線，用于設(shè)備級互連外總線過去又稱為通信總線，主要指串行通信總線，例如RS-232現(xiàn)在，外總線的意義常延伸為外設(shè)總線，主要用于連接各種外設(shè)外總線種類較多，常與特定設(shè)備有關(guān)，例如Centronics并行打印機總線、IEEE488智能儀器儀表并行總線（又稱為GPIB總線）圖示第5章：常見系統(tǒng)總線在微機發(fā)展和應用中出現(xiàn)了許多種內(nèi)、外總線標準第一個標準化的微機總線S-100總線面向工業(yè)控制領(lǐng)域的STD總線32位PC機上的ISA系統(tǒng)總線、EISA總線、VESA總線、PCI總線、USB總線等圖示第5章：教學要求1.

了解8088的兩種組態(tài)形式2.掌握最小組態(tài)下的引