第三章集成邏輯門-2

第二節(jié)邏輯門電路

基本的邏輯關(guān)系是與或非，一個(gè)復(fù)雜的邏輯函數(shù)是

由這些基本關(guān)系組合而成的。

基本的邏輯門是與或非門，一個(gè)復(fù)雜的邏輯電路是

由這些基本邏輯門連接成的。

門電路是邏輯關(guān)系的基本硬件單元。按制作工藝的

不同，可分為雙極型邏輯門和MOS型邏輯門。

本章主要介紹兩種工藝的代表類型：TTL集成邏輯

門和CMOS邏輯門。

一、分立元件門電路

（一）、二極管門電路首先看由二極管構(gòu)成的“與門”和“或門”：這種門電路串聯(lián)使用時(shí)，高低電平會(huì)逐步提高。是一大缺點(diǎn)。下圖是二極管或門，它的缺點(diǎn)是串聯(lián)使用時(shí)，高低電平將逐步降低。從邏輯功能上，二極管實(shí)現(xiàn)“與門”、“或門”是沒有問題的。但都有一個(gè)問題，不利于串聯(lián)使用。

書中講了一下正負(fù)邏輯問題，其結(jié)論是：如果我們對(duì)同一邏輯問題，采用完全相反的兩種定義方式，一種叫正邏輯，另一種叫負(fù)邏輯，則正邏輯的與等于負(fù)邏輯的或，正邏輯的或等于負(fù)邏輯的與。

例如：通常我們將高電平定義為1，低電平定義為0，此為正邏輯。如果將高電平定義為0，低電平定義為1，則稱為負(fù)邏輯。

有一實(shí)際邏輯電路，其特點(diǎn)是輸入有低電平時(shí)，輸出為低電平?？擅枋鰹椋?/p>

對(duì)正邏輯來說，輸入有低0，則輸出為低0。（與關(guān)系）對(duì)負(fù)邏輯來說，輸入有低1，則輸出為低1。（或關(guān)系）

（二）、三極管門電路

下圖就是前面講過的具有基極加速電容和鉗位二極管

的三極管反相器電路，它就是一個(gè)“非門”。三極管反相器電路常常作為門電路的輸出級(jí)。下圖是將二極管與門和三極管反相器串聯(lián)，構(gòu)成“與非門”，由于是二極管（Diode）串聯(lián)三極管（Transistor）的結(jié)構(gòu)，

稱為DTL電路。L=(Logic)

功能表、真值表見書P140DTL或非門二、TTL集成邏輯門

DTL電路的缺點(diǎn)是速度較慢，早已被晶體管—晶體

管邏輯TTL（Transistor-Transistor-Logic）電路所取代。目前，我們使用的TTL門電路和中、小規(guī)模集成電路以74/54系列為主，包括做實(shí)驗(yàn)時(shí)所使用的芯片，都是這一系列產(chǎn)品。74/54系列又根據(jù)功耗的大小，速度的快慢等分為幾個(gè)子系列，如74SXX、74LSXX、74ALSXX、74HXX和74FXX等等。

（一）、TTL門電路我們以TTL與非門電路為例，分析一下TTL電路的特點(diǎn)，特別是輸出級(jí)的結(jié)構(gòu)，因?yàn)榇蠖鄶?shù)TTL門電路的輸出級(jí)都是這種結(jié)構(gòu)。

5vABC任一

1v2.1v1v為0.3v0.4v1.4v

3.6v0.7v0.3v0v

ABC均3.6v1、與非門內(nèi)部電路和原理2、推拉輸出電路和多發(fā)射極輸入

推拉輸出電路：

推拉輸出因T3和T4你通我止，你止我通而得名。它也叫圖騰柱（Totempole）輸出，有源上拉電路（Activepull-up）。

本推拉輸出電路由T4、T3、D4及R4組成，它的特點(diǎn)是無論輸出電平是高是低，輸出阻抗始終較低，負(fù)載能力強(qiáng)。同時(shí)，電路轉(zhuǎn)換速度快。此電路相當(dāng)于反相器電路有一個(gè)阻值可變的集電極電阻RC，三極管飽和時(shí)變大，有利于加大飽和程度，降低輸出電壓；三極管截止時(shí)變小，有利于三極管退出飽和，降低高電平輸出阻抗。多發(fā)射極三極管

多發(fā)射極三極管作為“與”輸入代替二極管與門。有利于提高開關(guān)速度：輸入端全為高電平時(shí)，T1處于倒置放大狀態(tài)，T2、T4飽和。當(dāng)輸入端有低電平出現(xiàn)時(shí)，T1變?yōu)檎７糯鬆顟B(tài)，會(huì)產(chǎn)生較大的集電極電流IC1，該電流就是T2的基極反向電流，使T2迅速退出飽和而截止。進(jìn)而使T3導(dǎo)通，相當(dāng)于T4的負(fù)載電阻減小，IC4瞬間加大，加速T4退出飽和。全過程：IC1IB2T2截止VC2=VB3T3導(dǎo)通IC4T4截止

提高與非門的速度，主要是提高輸出管T4、T2從飽和到截止的轉(zhuǎn)換速度。（二）、TTL與非門的主要外部特性

1、電壓傳輸特性V0隨Vi變化的規(guī)律

ab段：截止區(qū)Vi<0.6vT1飽和，T2、T4截止，T3、D4飽和。V0=VHbc段：線性區(qū)VI=0.6~1.3T4截止，其他導(dǎo)通，V0隨VI增加線性下降。cd段：轉(zhuǎn)折區(qū)VI>1.3v以后，T4開始導(dǎo)通，V0加速下降。de段：飽和區(qū)VI增大，T4飽和。TTL與非門的幾個(gè)主要參數(shù)(1)輸出邏輯高電平VOH：截止區(qū)對(duì)應(yīng)的輸出電平。

輸出邏輯低電平VOL：飽和區(qū)對(duì)應(yīng)的輸出電平。(2)額定邏輯高電平VSH=3v

額定邏輯低電平VSL=0.35V(3)開門電平Von在保證輸出為VSL的條件下，允許的輸入高電平的最小值。一般Von1.8v

關(guān)門電平Voff在保證輸出為VSH的90%的條件下，允許的輸入低電平的最大值。一般Voff0.8v

閾值電平Vth

轉(zhuǎn)折區(qū)中點(diǎn)對(duì)應(yīng)的輸入電壓(3)噪聲容限

當(dāng)輸入低電平處于標(biāo)準(zhǔn)輸入低電平VIL和Voff之間時(shí)，輸出高電平可以得到保障，此區(qū)間稱為低電平噪聲容限:

VNL=Voff-VIL

當(dāng)輸入高電平處于Von和標(biāo)準(zhǔn)輸入高電平VIH之間時(shí)，輸出低電平可以得到保障，此區(qū)間稱為高電平噪聲容限。

VNH=VIH-Von

由表達(dá)式可見，Voff越大，Von越小（或兩者越接近）噪聲容限越大，抗干擾能力越強(qiáng)。2、TTL與非門輸入特性

輸入電壓與輸入電流的關(guān)系

VI=0時(shí)，Ii=IIS,稱為輸入短路電流。與非門的IIS是前級(jí)的負(fù)載灌電流，約1.6mA

AB段：T4截止，T1飽和，T2先截止后導(dǎo)通，Ii較大，略有減小。

BC段：T4開始導(dǎo)通，T1倒置放大態(tài)，電流反向且減小。

輸入端直接接地，是輸入恒為低電平的情況。得到

輸入短路電流。

有時(shí)將輸入端下拉一個(gè)電阻RI接地，一般作為缺省

低電平。要注意RI的取值，只有RI在小于某一阻值時(shí)，才能保證輸入低電平小于Voff。

如果RI值大于某一數(shù)值，即使接地，也不能保證輸出高電平的幅度。

輸入下拉電阻取值分析電路圖如下，推導(dǎo)自己看看。

RI越大，P點(diǎn)向右方移動(dòng)Ii減小，VI加大，不能大于關(guān)門電平。RI對(duì)T4飽和的影響

IB1一定，Ii大，則IB2小2.1vV001.4vIi=1.4v/RiRi不能太小多余輸入端的接法：為避免串入干擾，不用的輸入不應(yīng)懸空。

接為無效電平或并聯(lián)使用。3、TTL與非門的輸出特性

灌電流越大，飽和拉電流越大，飽程度越輕，輸出V0和加深，V0下降加大。4、平均延遲時(shí)間tpd

第三章已講過了，是一個(gè)綜合速度參數(shù)。

5、空載功耗P=VCC

IE

與非門不接負(fù)載時(shí)，電源電壓與電源總電流的乘積稱為空載功耗。分兩種情況：

空載導(dǎo)通功耗PL：輸出低電平，T4飽和（T1倒置，T2導(dǎo)通，T3、D4截止），計(jì)算見書P155，約為16mw。

空載截止功耗PH：輸出高電平，T4截止（T1飽和，T2截止，T3、D4導(dǎo)通），計(jì)算見書P155，約為5mw。

平均功耗P=（PL+PH）/2約為10mw。TTL與非門穩(wěn)定在開態(tài)或關(guān)態(tài)時(shí)，截止時(shí)總電流較小而飽和時(shí)總電流較大，因?yàn)榻刂箷r(shí)T2、T4無電流。值得注意的是，在開關(guān)狀態(tài)轉(zhuǎn)換的瞬間，由于所有管子都處于導(dǎo)通狀態(tài)，瞬間總電流很大，約32mA。

因此：考慮極限電流時(shí)，不能只計(jì)算穩(wěn)態(tài)電流。工作頻率高，轉(zhuǎn)換次數(shù)多，瞬時(shí)功耗大，散熱問題。6、其他參數(shù)

（1）輸入漏電流（高電平輸入電流）IIH

（a）所有輸入端均接高T1倒置放大，IIH=i

IB1

其中

i為倒置放大倍數(shù)，很小，約0.05，所以IIH很小。（IIH指流過接高輸入端的電流）

(b)輸入端有高有低因有高電平輸入，仍可與基極，集電極構(gòu)成倒置放大，所以倒置放大電流仍存在i

IB1。

另外，高電平輸入端（作為集電極）、基極和低電平輸入端（作為發(fā)射極）構(gòu)成寄生晶體管，放大倍數(shù)為j,j值也很小?？傊琁IH=（I+j）IB1

約50輸入漏電流示意圖總之，輸入漏電流是前級(jí)門電路的拉流負(fù)載，漏電

流太大，會(huì)使前級(jí)輸出高電平幅度下降。

(2)扇入、扇出系數(shù)

扇入指輸入端的個(gè)數(shù)。扇出是指一個(gè)輸出端，在保證輸出低電平VOL不大于0.35v的條件下，能驅(qū)動(dòng)同類門的最多個(gè)數(shù)。用N0表示。IOMAXIOMAX為VOL0.35V的最大灌流N0=————IISIIS為輸入短路電流通常NO

8（三）、TTL或非門、異或門、OC門和三態(tài)門1、TTL或非門2、TTL異或門

P

X

WY=W

W=P+XP=ABY=AB+ABX=AB3、集電極開路的TTL與非門（OC門）線與：如果電路的兩個(gè)輸出端可以直接連在一起使用完成邏輯與的功能，叫線與。例如：

注意：并不是所有的輸出端都可以實(shí)現(xiàn)線與如圖騰輸出的門電路，如果輸出線與，有可能因存在低阻回路而損壞電路。為使TTL門也能線與，直接將T4的集電極引出，即集電極開路（OC），去掉T3、D4，由外電路提供RC電阻。

OC門電路可以實(shí)現(xiàn)線與，高電壓、大電流的驅(qū)動(dòng)能力很強(qiáng)，但失去了推拉輸出速度快的優(yōu)點(diǎn)。

OC門的并聯(lián)（線與）使用舉例

RC的取值要考慮輸出高電平時(shí)，內(nèi)阻不要太大，還要考慮輸出低電平能否足夠低（飽和深度）