ch3 組合邏輯電路m3

第三章組合邏輯電路§3.1概述§3.2組合邏輯電路的分析方法和設(shè)計(jì)方法§3.3若干常用的組合邏輯電路§3.4組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象1本章重點(diǎn)1、組合邏輯電路在電路結(jié)構(gòu)和邏輯功能上的特點(diǎn)。2、組合邏輯電路的分析方法和設(shè)計(jì)方法。3、常用中規(guī)模集成組合電路器件的應(yīng)用。4、競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象及其成因。2組合邏輯電路時(shí)序邏輯電路功能：輸出只取決于

當(dāng)前的輸入邏輯電路組成：門電路（不存在記憶元件）功能：輸出取決于當(dāng)前的輸入原來的狀態(tài)組成：組合電路記憶元件3.1概述組合邏輯電路的特點(diǎn)3一、組合邏輯電路邏輯功能的描述一般描述電路的邏輯功能是通過邏輯圖來表示的，另外也可以通過真值表和邏輯函數(shù)式來表達(dá)邏輯電路的功能。S=(AB)CICO=(AB)CI+AB邏輯函數(shù)式4二、任意組合邏輯電路的函數(shù)式

n個(gè)輸入變量，m個(gè)輸出變量，其關(guān)系可以用下面函數(shù)式表示:…5任務(wù)分析：設(shè)計(jì)：給定邏輯圖得到邏輯功能分析給定邏輯功能畫出邏輯圖設(shè)計(jì)三、組合邏輯電路的研究?jī)?nèi)容：63.2組合邏輯電路的分析方法和設(shè)計(jì)方法1、由給定的邏輯圖逐級(jí)寫出邏輯函數(shù)式。2、對(duì)邏輯式進(jìn)行化簡(jiǎn)：3、列出輸入輸出真值表；卡諾圖化簡(jiǎn)法公式化簡(jiǎn)法最簡(jiǎn)與或式分析步驟4、根據(jù)真值表和邏輯表達(dá)式，確定邏輯功能。3.2.1組合邏輯電路的分析方法逐級(jí)寫邏輯式法7例1：試分析下列組合邏輯電路的功能：=1=1ABCY2.

列真值表ABCY0000010100111001011101113.

分析邏輯功能奇偶校驗(yàn)器：A、B、C中有奇數(shù)個(gè)“1”，輸出為“1”；A、B、C中有偶數(shù)個(gè)“1”，輸出為“0”；011010018例2：組合電路如圖所示，分析該電路的邏輯功能。解：（1）由邏輯圖逐級(jí)寫出邏輯表達(dá)式。為了寫表達(dá)式方便，借助中間變量P。9（2）化簡(jiǎn)與變換：（3）由表達(dá)式列出真值表。（4）分析邏輯功能：

當(dāng)A、B、C三個(gè)變量不一致時(shí)，電路輸出為“1”，所以這個(gè)電路稱為“不一致電路”。10&&&&ABSC112345一、逐級(jí)寫邏輯式：例3：分析下圖的邏輯功能。

11二、對(duì)邏輯式進(jìn)行化簡(jiǎn)：（德摩根定理）（德摩根定理）12三、列真值表：輸入輸出ABSC

0000

0110

1010

1101邏輯式：三、列真值表：13輸入輸出ABSC

0000

1101真值表：

0110

1010四、確定邏輯功能：半加器：兩個(gè)一位二進(jìn)制數(shù)相加，只求本位和，不考慮低位的進(jìn)位信號(hào)。邏輯功能：

半加器141例4：分析下圖的邏輯功能。（用波形圖分析）

01被封鎖1=1BMF&2&3&4A115=010被封鎖1特點(diǎn)：

M=1時(shí)選通A路信號(hào)；

M=0時(shí)選通B路信號(hào)。M&2&3&4AB1F選通電路16設(shè)計(jì)步驟（三步）：1、由邏輯問題抽象出邏輯功能，列出真值表；2、由真值表寫邏輯函數(shù)式,并化簡(jiǎn)或變換成適當(dāng)?shù)男问剑?、選定器件，畫出邏輯電路圖。3.2.2組合邏輯電路的設(shè)計(jì)方法設(shè)計(jì)要求：按要求得到最簡(jiǎn)單的邏輯電路。17SSI設(shè)計(jì)舉例例1、設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。每一組信號(hào)燈由紅、黃、綠三盞燈組成，正常工作情況下，任何時(shí)刻必有一盞燈點(diǎn)亮，而且只允許有一盞燈點(diǎn)亮。而當(dāng)出現(xiàn)其他五種點(diǎn)亮狀態(tài)時(shí)，電路發(fā)生故障，這時(shí)要求發(fā)出故障信號(hào)，以提醒維護(hù)人員前去修理。18一、邏輯抽象將紅、黃、綠的狀態(tài)表示為R、A、G輸入變量，故障信號(hào)輸出變量以Z表示，列出真值表：寫函數(shù)式并化簡(jiǎn)Z=RAG+RA+RG+AG19選擇SSI器件并進(jìn)行邏輯變換選擇與非門、或非門、與或非門等SSI器件來實(shí)現(xiàn)上面的邏輯例如選擇與非門來實(shí)現(xiàn)，則將函數(shù)形式轉(zhuǎn)換為與非-與非式即可。20畫邏輯圖21例2：設(shè)計(jì)一個(gè)三輸入三輸出的邏輯電路，并用與非門實(shí)現(xiàn)。當(dāng)A=1、B=C=0時(shí)，紅綠燈亮；當(dāng)B=1、A=C=0時(shí)，綠黃燈亮；當(dāng)C=1、A=B=0時(shí)，黃紅燈亮；當(dāng)A=B=C=0時(shí)，三個(gè)燈全亮；A、B、C的其它情況，燈全滅。見下圖：邏輯電路ABC紅綠黃22設(shè)：燈亮為“1”，燈滅為“0”。1、由邏輯功能，列出真值表。輸入輸出ABCR(紅)G(綠)Y(黃）

000111100110010011001101111000011000101000110000其它情況設(shè)計(jì)過程：232、由表填卡諾圖,并化為最簡(jiǎn)與或式:111000000111100110010011001101011000101000110000輸入輸出ABCRGY111110110110000000000000ABC0100011110RABC0100011110

GABC0100011110

Y24化為最簡(jiǎn)與或式:11010000ABC0100011110R11100000ABC0100011110

G10110000ABC0100011110

Y25

3.用與非門實(shí)現(xiàn):兩次求反法最簡(jiǎn)與或式與非-與非式26畫出邏輯圖

—用與非門實(shí)現(xiàn):ABC111&&&GY&&&R27例3：設(shè)計(jì)三人表決電路。每人一個(gè)按鍵（A、B、C），如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，否則不亮。1.首先指明邏輯符號(hào)取“0”、“1”的含義。2.根據(jù)題意列出真值表。真值表三個(gè)按鍵A、B、C按下時(shí)為“1”，不按時(shí)為“0”。輸出是F，指示燈亮為“1”，否則為“0”。28真值表3.畫出卡諾圖，并用卡諾圖化簡(jiǎn)：ABC0001111001ABACBC294.根據(jù)邏輯表達(dá)式畫出邏輯圖。&1&&ABBCF(1)若用與-或門實(shí)現(xiàn)30&&&&ABCF(2)若用與非門實(shí)現(xiàn)31例4：設(shè)計(jì)一個(gè)將余3碼變換成8421BCD碼的組合邏輯電路。解：（1）根據(jù)題目要求，列出真值表32（2）用卡諾圖進(jìn)行化簡(jiǎn)。（注意利用無關(guān)項(xiàng)）33（3）由邏輯表達(dá)式畫出邏輯圖。343.4若干常用的組合邏輯電路二進(jìn)制代碼

功能：將電路某種特定的狀態(tài)

（高電平或低電平）或數(shù)字、符號(hào)等轉(zhuǎn)換n位二進(jìn)制代碼有2n種不同的組合，可以表示2n個(gè)信號(hào)。普通編碼器優(yōu)先編碼器3.4.1編碼器任何時(shí)刻只允許輸入一個(gè)編碼信號(hào)，否則輸出將發(fā)生混亂。允許同時(shí)輸入兩個(gè)以上編碼信號(hào)。編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、加法器、函數(shù)發(fā)生器、奇偶校驗(yàn)器353位二進(jìn)制編碼器--8線-3線編碼器：八個(gè)輸入端為I0I7（八種狀態(tài)），與之對(duì)應(yīng)的輸出為Y0、Y1、Y2，共三位二進(jìn)制數(shù)。一、普通編碼器8/3線編碼器I0I1I2I7Y2Y1Y036編碼器的邏輯功能編碼器I0I1I2I3I4I5I6I7Y2Y1Y08線|3線編碼器編碼器的輸入為狀態(tài)輸入，每一個(gè)輸入代表一個(gè)事物或狀態(tài)，若用高電平1代表編碼信號(hào)，即申請(qǐng)編碼，則輸出為此編碼信號(hào)對(duì)應(yīng)的二進(jìn)制代碼。如I1為1，其余都為0，則表示I1有編碼信號(hào)，如果為8421碼編碼規(guī)則，則輸出為001。稱輸入高電平有效，或1有效。01000000輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y0100000000000100000000100100000010000100000110000100010000000100101000000101100000000111100137輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111由功能表寫出邏輯函數(shù)式：383位二進(jìn)制編碼器100000000139思考兩個(gè)問題1、同時(shí)有兩個(gè)以上的輸入為編碼信號(hào)1時(shí)，編碼器會(huì)有怎樣的輸出呢？2、以上輸入編碼信號(hào)是以高電平1為有效狀態(tài)的，有沒有輸入編碼信號(hào)以0為有效狀態(tài)的？編碼器I0I1I2I3I4I5I6I7Y2Y1Y08線|3線編碼器40兩個(gè)信號(hào)同時(shí)編碼1100000011普通編碼器優(yōu)先編碼器412、編碼器輸入低電平有效輸入輸出ī

0ī

1ī

2ī

3ī

4ī

5ī

6ī

7Y2Y1Y00111111100010111111001110111110101110111101111110111100111110111011111110111011111110111編碼器ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y08線|3線編碼器1011111100142輸出端有效形式輸出端一般是正的形式，也有反(非)的形式。編碼器I0I1I2I3I4I5I6I7Y2Y1Y08線|3線編碼器輸入輸出I0I1I2I3I4I5I6I7/Y2/Y1/Y0100000001110100000011000100000101000100001000000100001100000100010000000100010000000100001000000110ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y08線|3線編碼器011111111111011111111011011111101111011111001111011101111111011010111111010011111111000043

在前面介紹的編碼器存在這樣一個(gè)問題:當(dāng)輸入信號(hào)同時(shí)有兩個(gè)或兩個(gè)以上有效時(shí),輸出將發(fā)生混亂。二、優(yōu)先編碼器功能：允許同時(shí)輸入兩個(gè)以上編碼信號(hào)，并按照事先規(guī)定的優(yōu)先級(jí)別，對(duì)優(yōu)先權(quán)最高的一個(gè)輸入信號(hào)進(jìn)行編碼。在數(shù)字系統(tǒng)中，特別是在計(jì)算機(jī)系統(tǒng)中，常常要控制多個(gè)對(duì)象，如打印機(jī)，磁盤驅(qū)動(dòng)器，輸入鍵盤等。當(dāng)某個(gè)時(shí)刻有兩個(gè)以上設(shè)備請(qǐng)求服務(wù)時(shí)，主機(jī)必須能按事先安排好的次序予以響應(yīng)，這對(duì)每個(gè)外設(shè)而言就有一個(gè)優(yōu)先級(jí)別的問題。44真值表輸入輸出100000×10001××1010×××111優(yōu)先級(jí)別：低邏輯表達(dá)式：2、8線-3線優(yōu)先編碼器74LS1481、4線-2線優(yōu)先編碼器（1）電路結(jié)構(gòu)：45優(yōu)先編碼器74LS148輸入編碼信號(hào)8根輸入編碼信號(hào)輸出3位代碼輸出編碼代碼74LS148ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y0YEXYSS有編碼信號(hào)輸入無編碼信號(hào)輸入101111101ī0~ī7有編碼輸入，則YEX為0ī0~ī7無編碼輸入，則YS為0選通控制4674LS148ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y0YEXYSS74LS148功能說明編碼信號(hào)輸入，低電平0有效代碼輸出，反的形式輸出有編碼信號(hào)輸入低電平有效無編碼信號(hào)輸入低電平有效選通控制低電平0有效47（2）邏輯功能：(見表3.4.2）②S=0:編碼器處于工作狀態(tài)；①S=1:編碼器處于非工作狀態(tài),YS=YEX=1；S低電平有效48輸入端無編碼信號(hào)：為非編碼輸出，用于多片優(yōu)先編碼器的級(jí)聯(lián)YS=0,YEX=1;輸入端有編碼信號(hào)：為反碼輸出，由功能表可知，輸入優(yōu)先級(jí)別的次序依次為：7，6，…,0。YS=1,YEX=0;討論：的作用？YS②S=0:編碼器處于工作狀態(tài)；49例3.4.1用兩片74LS148組成16位輸入、4位二進(jìn)制碼輸出的優(yōu)先編碼器，并分析其工作原理。16-4優(yōu)先編碼器ī0ī1ī2ī3ī4ī5ī6ī7Z0Z1Z2YEXYSSī8ī9ī10ī11ī12ī13ī14ī15Z3設(shè)計(jì)目標(biāo)：74LS148ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y0YEXYSS74LS148ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y0YEXYSS50功能表：

1XX…XX…XX

111111

011…11…110XX…XX…X0…………0XX…X01…110XX…01…11…………001…11…11

111110000001…………011101100001…………1111015174LS148ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y0YEXYSS74LS148ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y0YEXYSS(1)(2)ī0ī1ī2ī3ī4ī5ī6ī7ī8ī9ī10ī11ī12ī13ī14ī1516根輸入線ī0~ī15，而每片148只能提供8根編碼輸入，所以使用2片148，每片各提供8個(gè)輸入，總共16個(gè)輸入，其中148(1)提供ī0~ī7，148(2)提供ī8~ī15

。優(yōu)先權(quán):

ī0<ī1<ī2<…

<ī6<ī7

<ī8<ī9<…

<ī14<ī151、輸入編碼信號(hào)：74LS148(1)輸入74LS148(2)輸入52如何保證148(2)比148(1)優(yōu)先權(quán)大呢？74LS148(2)74LS148(1)工作狀況74LS148(1)無效74LS148(1)有效有無S(1)YS(2)1100S(1)=YS(2)5374LS148ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y0YEXYSS74LS148ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y0YEXYSS(1)(2)ī0ī1ī2ī3ī4ī5ī6ī7ī8ī9ī10ī11ī12ī13ī14ī15S(1)=YS(2)2、輸出：0000::::::01111000::::::1111對(duì)應(yīng)輸入情況ī8~ī15有編碼輸入ī8~ī15無編碼輸入ī0~ī7有編碼輸入74LS148情況74LS148(2)有編碼74LS148(1)不工作74LS148(2)無編碼74LS148(1)有編碼01YEX(1)YEX(2)0110=YEX(2)5474LS148ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y0YEXYSS74LS148ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y0YEXYSS(1)(2)ī0ī1ī2ī3ī4ī5ī6ī7ī8ī9ī10ī11ī12ī13ī14ī15＆＆＆Z3Z2Z1Z03、控制端：應(yīng)該仿照8-3編碼器74LS148，還有YEX、YS、S等。下面設(shè)計(jì)YEX、YS、S:＆5574LS148情況74LS148(2)有編碼74LS148(1)不工作74LS148(2)無編碼74LS148(1)有編碼YEX(1)YEX(2)0110YS(1)YS(2)1101YEXYS1010562、二—十進(jìn)制優(yōu)先編碼器（74LS147）二—十進(jìn)制優(yōu)先編碼器

74LS14757例：設(shè)計(jì)一個(gè)鍵控8421BCD碼編碼器。58（2）由真值表寫出各輸出的邏輯表達(dá)式為：解：（1）列出真值表：59重新整理得：（3）由表達(dá)式畫出邏輯圖：60（4）增加控制使能標(biāo)志GS

：當(dāng)按下S0～S9任意一個(gè)鍵時(shí)，GS=1表示有信號(hào)輸入；當(dāng)S0～S9均沒按下時(shí)，GS=0表示沒有信號(hào)輸入。613.4.2譯碼器/數(shù)據(jù)分配器二進(jìn)制代碼(機(jī)器代碼)轉(zhuǎn)換特定的輸出狀態(tài)(控制信號(hào))譯碼：由功能分類二進(jìn)制譯碼器顯示譯碼器——用于對(duì)電路進(jìn)行邏輯控制——用于電路輸出的數(shù)字顯示部分n位二進(jìn)制代碼可譯成2n種電路狀態(tài)。譯碼器：具有譯碼功能的邏輯電路。（代碼變換器）是編碼的逆過程二-十進(jìn)制譯碼器62＆

1

1

1

1

1

1＆＆＆＆＆＆＆＆＆1Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2&S011111111S高電平有效。即S=1，S2=S3=0時(shí)，允許譯碼！2、3-8線譯碼器：P123圖3.1563輸入選擇允許(使能)輸出數(shù)據(jù)輸出管腳圖+5V地1234567816151413121110974LS138A0A1A264表3.4.574LS138功能表使能端選擇輸入端輸出端11111111101111111110

000

0111111110

0011011111110

0101101111110

0111110111110

1001111

011110

1011111101110

110111111

0110

11111111110A2A1A065允許譯碼條件下（S=1)，各輸出邏輯式為：三個(gè)變量的全部最小項(xiàng)的譯碼輸出。利用3-8線譯碼器可以很方便的實(shí)現(xiàn)邏輯函數(shù)663、譯碼器設(shè)計(jì)組合邏輯函數(shù)推論1：3線—8線譯碼器輔以適當(dāng)門電路可實(shí)現(xiàn)任何三變量的多輸出邏輯函數(shù)推論2：n線—2n線譯碼器輔以適當(dāng)門電路可實(shí)現(xiàn)任何n變量的多輸出邏輯函數(shù)67例1、用3-8線譯碼器實(shí)現(xiàn)邏輯函數(shù)：解：因此，附加一個(gè)與非門即可實(shí)現(xiàn)該邏輯函數(shù)。74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S1S2S3XYZ100F＆68例如：試?yán)?線—8線譯碼器74LS138設(shè)計(jì)多輸出的組合邏輯函數(shù)69A03線—8線譯碼器A1A2S1ABC1&&Z1Z270二、中規(guī)模集成二—十進(jìn)制譯碼器（74LS42）7172二—十進(jìn)制譯碼器A0A1A2中規(guī)模集成二—十進(jìn)制譯碼器（74LS42）邏輯示意圖A373二進(jìn)制代碼(機(jī)器代碼)譯碼特定的輸出信號(hào)控制數(shù)碼顯示器，直觀地顯示數(shù)字量。譯碼顯示系統(tǒng)：二-十進(jìn)制代碼顯示譯碼器數(shù)碼顯示器三、顯示譯碼器LED、LCD74LED七段顯示器：abcdefg每個(gè)發(fā)光字段是一個(gè)發(fā)光二極管（PN結(jié)）：

磷砷化鎵（GaAsP)共陰極數(shù)碼管共陽極數(shù)碼管1、七段字符顯示器75共陰極LED七段顯示器工作示意圖：“1”???

ab???g

76共陽極LED七段顯示器工作示意圖：“0”???

ab???g

+5v77七段字符顯示器：顯示數(shù)字情況（以共陰極七段字符顯示器為例）abcdfg09

abcdefg1

01100002

1101101e0

11111103

1111001401100119

11110118

1111111782、74LS48：BCD—七段顯示譯碼器/驅(qū)動(dòng)器邏輯圖見圖3.3.15輸出高電平有效，用以驅(qū)動(dòng)共陰極顯示器。其功能表如下：十進(jìn)制或功能輸入BI/RBO

輸出字形LTRBIA3A2A1A0YaYbYcYdYeYfYg

01100001111111011X00011011000021X001011101101151X111110001111消隱XXXXXX00000000脈沖消隱10000000000000燈測(cè)試0XXXXX11111111797448邏輯功能A3A2A1A0LTBI/RBORBIYaYbYcYdYeYfYg74488421碼輸入燈測(cè)試輸入滅0輸入滅燈輸入/滅0輸出01111111譯碼輸出0000000000000XXXX00000000000000000000807448應(yīng)用實(shí)例一用7448直接驅(qū)動(dòng)BS201數(shù)碼管8110a~g11LT（4）

RBIRBOa~gDCBA0000LT（5）

RBIRBOa~gDCBA0100a~gLT（1）

RBI

RBODCBA0000a~gDCBA0000

RBIRBODCBA0000LT（2）LT（3）

RBIRBO下面舉一個(gè)利用7448實(shí)現(xiàn)多位數(shù)字譯碼顯示的例子，通過它了解各控制端的用法，特別是如何動(dòng)態(tài)滅0，實(shí)現(xiàn)無意義位的消隱。00017448應(yīng)用實(shí)例二82有滅0控制的8位數(shù)碼顯示系統(tǒng)83數(shù)據(jù)選擇器在數(shù)字信號(hào)的傳輸過程中，有時(shí)需要從多路輸入數(shù)據(jù)中選出某一路數(shù)據(jù)，完成此功能的邏輯器件稱為數(shù)據(jù)選擇器，即所謂多路開關(guān)。D3D2D1D0Y選擇端輸入數(shù)據(jù)輸出數(shù)據(jù)A1A0功能示意圖:數(shù)據(jù)選擇器84試分析下列組合邏輯電路的功能≥1&1YA1A0D0D1D2D311185YA1A01××0000001010011D0D1D2D386四選一數(shù)據(jù)選擇器YA1A0D0D1D2D3數(shù)據(jù)輸出端地址輸入端數(shù)據(jù)輸入端選通端(使能端、控制端)：低電平有效87一、四選一數(shù)據(jù)選擇器1.功能表：使能端選擇端輸出端A1A0Y00

0D000

1D101

0D201

1D31

0禁止?fàn)顟B(tài)工作狀態(tài)（輸入地址代碼）882.邏輯式：使能端選擇端輸出端A1A0Y00

0D000

1D101

0D201

1D31

0功能表：89雙4選1數(shù)據(jù)選擇器74LS153

74LS15312345678161514131211109選擇端選擇端使能端：低電平有效使能端：低電平有效數(shù)據(jù)輸入端數(shù)據(jù)輸入端輸出端

輸出端90雙4選1數(shù)據(jù)選擇器74LS153雙4選1數(shù)據(jù)選擇器D20D21D22D23Y2A1A0D10D11D12D13Y1S1S2D2i

0XX010D1iXX10D23D1311001000S11000S20D12D11D10Y10XXD2201D2110D2000Y2A0A1功能表91例1.用一片74LS153組成8選1數(shù)據(jù)選擇器:D0D1D2D3D4D5D6D7A2雙4選1數(shù)據(jù)選擇器D20D21D22D23Y2D10D11D12D13Y1S1S2A1A0A0A111YA2=0:(1)工作A2=1:(2)工作92數(shù)據(jù)選擇器設(shè)計(jì)舉例例3.3.5、試用4選l數(shù)據(jù)選擇器實(shí)現(xiàn)交通信號(hào)燈監(jiān)視電路。

4選1的函數(shù)形式為：令：A1=A，A0=GD0=R，D1=D2=R，D3=1Z=Y93畫邏輯圖GR11ZYA0A1D0D1D2D3A94八選一集成數(shù)據(jù)選擇器74LS151功能表95例2、使用8選1數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)：解：將L寫成如下形式：因?yàn)?4LS151的輸出所以，當(dāng)D0=D1=D2=D4=0,D3=D5=D6=D7=1時(shí)，有L=Y。96如下圖：D0D1D2D3D4D5D6D7SA2A1A0Y74LS151XYZ0197（2）當(dāng)邏輯函數(shù)的變量個(gè)數(shù)大于數(shù)據(jù)選擇器的地址輸入變量個(gè)數(shù)時(shí)解：將A、B接到地址輸入端，C加到適當(dāng)?shù)臄?shù)據(jù)輸入端。作出邏輯函數(shù)L的真值表，根據(jù)真值表畫出連線圖。例:

試用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)：983.4.3加法器◆加法器是計(jì)算機(jī)系統(tǒng)中最常用的算術(shù)運(yùn)算單元，它是計(jì)算機(jī)CPU中算術(shù)運(yùn)算器的基本單元。◆其他算術(shù)運(yùn)算如減、乘、除等都可以由加法運(yùn)算演變而來。◆加法器一次能計(jì)算的數(shù)據(jù)的長(zhǎng)度就是加法器的長(zhǎng)度，常用的8、16、32位等，當(dāng)然最簡(jiǎn)單的是1位的加法器。99半加器ABSCO0000011010101101S=ABCO=A?B◆A、B為兩個(gè)1位數(shù)，不考慮來自低位的進(jìn)位，A、B相加的結(jié)果為S，產(chǎn)生的進(jìn)位為CO，稱半加。一、1位加法器100全加器CIABSCO0000000110010100110110010101011100111111S=ABCICO=AB+ACI+BCI

=

CI(A+B)+AB若不化為最簡(jiǎn)：CO=

CI(AB)+AB◆如果將兩個(gè)對(duì)應(yīng)位的加數(shù)和來自低位的進(jìn)位相加，則為全加。101由半加器構(gòu)成全加器半加器半加器1ABCISCOs's'c'c'全加器:半加器:ABABCI(AB)S=ABCICO=AB+ACI+BCI=

CI(AB)+ABS=ABCO=A?BABCICI(AB)+AB102CICOCICOCICOCICOC-1

0

C0C1C2C3S0S1S2S3A0B0A1B1A2B2A3B3二、多位加法器

若有多位數(shù)相加,則可采用并行相加串行進(jìn)位的方式來完成。例如，有兩個(gè)4位二進(jìn)制數(shù)A3A2A1A0和B3B2B1B0相加，可以用4個(gè)全加器來構(gòu)成，其原理圖如下圖所示。

低位的進(jìn)位輸出端接高位的進(jìn)位輸入端，因此，任一位的加法運(yùn)算必須在低位的運(yùn)算完成之后才能進(jìn)行，這種進(jìn)位方式稱為串行進(jìn)位。1.串行進(jìn)位加法器串行進(jìn)位的特點(diǎn)是電路簡(jiǎn)單，缺點(diǎn)是運(yùn)算速度慢。103全加器的輸出：2.超前進(jìn)位加法器為了提高運(yùn)算速度，必須設(shè)法減少或消除由于進(jìn)位信號(hào)逐級(jí)傳遞所消耗的時(shí)間。定義兩個(gè)中間變量Gi

和Pi

：高位的進(jìn)位輸入信號(hào)是否有可能只由加數(shù)和被加數(shù)來判斷，而與低位的進(jìn)位無關(guān)？104這兩個(gè)函數(shù)都與進(jìn)位信號(hào)無關(guān)。由上式可得各進(jìn)位位的分步式：CO0=G0+P0CI0CO1=G1+P1CI1=G1+P1G0+P1P0CI0CO2=G2+P2G1+P2P1G0+P2P1P0CI0CO3=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0CI0可見進(jìn)位信號(hào)只與函數(shù)Gi、Pi和CI0有關(guān)，而CI0是最低位的進(jìn)位輸入，其值為0，所以各位進(jìn)位信號(hào)是可以并行產(chǎn)生的。當(dāng)Ai=Bi=1時(shí)，Gi=1，COi=1，即產(chǎn)生進(jìn)位，所以Gi稱為進(jìn)位生成函數(shù)。若Pi=1，即Ai+Bi=1時(shí)，COi=Gi+CIi，低位的進(jìn)位能傳送到高位的進(jìn)位輸出端，故Pi稱為進(jìn)位傳送函數(shù)。105

根據(jù)超前進(jìn)位概念構(gòu)成的集成4位超前進(jìn)位加法器74LS283的邏輯圖。邏輯符號(hào)如下：CIS3S2S1S0CO74LS283B3B2B1B0

A3A2A1A01063.4.4數(shù)值比較器1.先從高位比起,高位大的，數(shù)值一定大；2.若高位相等,則需再比較低位數(shù)，最終結(jié)果由低位的比較結(jié)果決定；3.比較結(jié)果應(yīng)有三個(gè)標(biāo)志：A=BA<BA>B比較大小的規(guī)則（三條）：107數(shù)值比較器ABE(equal:A=B)S(small:A<B)L(large:A>B)數(shù)值比較器示意圖：108一、1位數(shù)值比較器設(shè)計(jì)：A=a輸入B=b1.列出真值表：0011110111011091位數(shù)值比較器真值表2.由真值表寫邏輯式：（同或運(yùn)算）00

11110111011103.畫出邏輯圖:邏輯符號(hào):(a<b)S(a=b)E(a>b)LabSEL比較器ab&&111111A=a3a2a1a0輸入：B=b3b2b1b0比較規(guī)則：自高而低，逐位比較。輸出：E(A=B)S(A<B)L(A>B)二、多位數(shù)值比較器112四位數(shù)值比較器的真值表：a3>b3

100a3=b3a2=b2a1=

b1a0=b0

010a3=b3a2=b2a1=

b1a0<b0

001a3=b3a2=b2a1=

b1a0>b0

100a3=b3a2=b2a1<b1

001

a3=b3a2=b2a1>

b1

100a3=b3a2<b2

001a3=b3a2>b2

100a3<b3

001比較輸入

輸出

a3b3a2b2a1b1a0b0

LES

(A>B)(A=B)(A<B)113

根據(jù)比較規(guī)則，可得四位數(shù)值比較器邏輯式：A=B:A<B:AB:（備注：沒考慮次低位的比較結(jié)果）1144位數(shù)碼比較器CC14585CC14585A3YA<BYA=BYA>BA2A1A0B3B2B1B0I(A<B)I(A=B)I(A>B)1158位數(shù)值比較器CC14585A3YA<BYA=BYA>BA2A1A0B3B2B1B0I(A<B)I(A=B)I(A>B)CC14585A3YA<BYA=BYA>BA2A1A0B3B2B1B0I(A<B)I(A=B)I(A>B)(1)(2)D3D2D1D0C3C2C1C0D7D6D5D4C7C6C5C4011YC<DYC=DYC>D11168位數(shù)值比較器經(jīng)3輸入或非門，使其不影響Y（A〉B）輸出。經(jīng)5輸入或非門，使其不影響Y（A=B）輸出。經(jīng)5輸入或門到5輸入與非門，使其不影響Y（A〈B）輸出。對(duì)多輸入與非門，若讓某輸入端不起作用，使其不影響輸出，應(yīng)讓某輸入端置1。對(duì)多輸入或非門，若讓某輸入端不起作用，使其不影響輸出，應(yīng)讓某輸入端置0。117應(yīng)用舉例：1.中規(guī)模集成四位超前進(jìn)位全加器

（74LS283，74LS83）四位超前進(jìn)位全加器A3A2A1A0B3B2B1B0CICOS3S2S1S0

01011010

0

01111

00110110

0

01001

11100111

1

101101181、構(gòu)成全減器X3X2X1X0-Y3Y2Y1Y0=X3X2X1X0+[-Y3Y2Y1Y0]補(bǔ)碼例2：中規(guī)模集成四位超前進(jìn)位全加器的應(yīng)用D為減法符號(hào)位D=1時(shí)，結(jié)果為正D＝0時(shí)，結(jié)果為負(fù)119四位超前進(jìn)位全加器A3A2A1A0B3B2B1B0CICOS3S2S1S0X3X2X1X0T3T2T1T0Y3Y2Y1Y011111D

1001011110010

00110111

011001203.5組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象前面我們系統(tǒng)的介紹了組合邏輯電路的分析和設(shè)計(jì)，這些分析和設(shè)計(jì)都是在輸入、輸出處于穩(wěn)定的邏輯電平下進(jìn)行的。為了保證系統(tǒng)工作的可靠性，有必要觀察一下當(dāng)輸入信號(hào)邏輯電平發(fā)生變化的瞬間電路的工作情況。首先我們來看一個(gè)最簡(jiǎn)單的例子：3.5.1競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象及其成因121例1：與門的競(jìng)爭(zhēng)-冒險(xiǎn)ABFt因競(jìng)爭(zhēng)-冒險(xiǎn)產(chǎn)生干擾脈沖UTUTtFBt01tA0100干擾脈沖122我們把門電路兩個(gè)輸入信號(hào)同時(shí)向相反邏輯電平跳變（一個(gè)從1變?yōu)?，另一個(gè)從0變?yōu)?）的現(xiàn)象叫競(jìng)爭(zhēng)。由于競(jìng)爭(zhēng)而在電路輸出端可能產(chǎn)生尖峰脈沖（glitch)的現(xiàn)象叫競(jìng)爭(zhēng)-冒險(xiǎn)。產(chǎn)生原因信號(hào)存在前后沿過渡時(shí)間不一致問題；

門電路的tpd

（傳輸延遲時(shí)間）不一樣。3.5組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象123AAA&AA+A3.5組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象1243.5.2檢查競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的方法公式法例3.4.1(a)P174例3.4.1(b)1253.5.2檢查競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的方法卡諾圖法例3.4.1(a)增加冗余項(xiàng)，消除卡諾圖相切邊。ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC00011110011263.4.2檢查競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的方法卡諾圖法P174例3.4.1(b)ABC0001111001ABC0001111001ABC0001111001ABC0001111001增加冗余項(xiàng)，消除卡諾圖相切邊。1271)引入封鎖脈沖—在輸入信號(hào)發(fā)生競(jìng)爭(zhēng)期間，封鎖門的輸出；封鎖脈沖必須與輸入信號(hào)的轉(zhuǎn)換同步。2)引入選通脈沖—等電路達(dá)到新穩(wěn)態(tài)后，再輸出。前封中選3)接入濾波電容—吸收和削弱窄脈沖。后濾4)修改邏輯設(shè)計(jì)，增加冗余項(xiàng)。添項(xiàng)3.5.3消除競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的方法128例1：消除競(jìng)爭(zhēng)-冒險(xiǎn)的電路&1A&2&41B1&3前封中選

>tCfCf(幾十至幾百皮法)后濾129波

形

關(guān)

系tBtAttttt封鎖脈沖選通脈沖130本章小結(jié)一、組合電路的分析方法:逐級(jí)寫邏輯式法。二、組合電路的設(shè)計(jì)方法：1.用門電路構(gòu)成：邏輯式卡諾圖最簡(jiǎn)與或式列真值表寫式填圖畫出邏輯圖：化簡(jiǎn)化簡(jiǎn)與或門實(shí)現(xiàn)與非門實(shí)現(xiàn)兩次求反131四、競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象：理解。2、用中規(guī)模組件設(shè)計(jì)邏輯電路：

邏輯函數(shù)式對(duì)照法，較靈活。三、典型器件1.編碼器:2.譯碼器二進(jìn)制譯碼器:顯示譯碼器:3.加法器全加器:半加器4.數(shù)碼比較器:5.數(shù)據(jù)選擇器:74LS138

74LS4874LS183（雙全加器）74LS153、74LS151CC14585、74148132對(duì)集成電路的要求要求（“三會(huì)”）1、會(huì)認(rèn)管腳電源端控制端數(shù)據(jù)端2、看懂功能表3、會(huì)正確使用控制端133第三章結(jié)

束134習(xí)題課(第一章）題1.22

利用卡諾圖之間的運(yùn)算將下列邏輯函數(shù)化簡(jiǎn)為最簡(jiǎn)與或式。題1.20(3)將下列函數(shù)化簡(jiǎn)為最簡(jiǎn)與或函數(shù)式。135解題1.20(3):ABCD000111100001111111x11xxx00x11110136解題1.22:ABCD00011110000101110011111101101110ABCD00011110000100110010001001111110ABCD00011110000100110010001001101110Y1Y2Y1·Y2Y1Y2137Y1Y2ABCD00011110000111011101010101011110ABCD00011110000101100110101110101110ABCD0001111000011011