計算機組成原理習題講解

1：設機器字長為32位。階碼7位，階符1位,尾數23位，數符1位，階碼和尾數均用補碼表示。則浮點表示的最大正數為多少？最小負數為多少？最小的絕對值為多少？JfJ1J2…J7SfS1S2…S23解：最大正數：011…1011…1，即(1-2-23)×2127最小負數：011…1100…0，即-2127最小絕對值：100…0000…1，即2-23×2－1282：某浮點數基數為2（即階碼的低），階碼3位，階符1位,尾數7位，數符1位，階碼和尾數都用補碼表示,且尾數采用規(guī)格化；請寫出：（1）最大正數真值是多少？（2）非零最小正數真值是多少？,（3）絕對值最大的負數真值是多少？（4）絕對值最小的負數真值是多少？JfJ1J2J3SfS1S2…S7解：浮點數的格式為：最大正數：0111011…1，即(1-2-7)×27=127絕對值最大負數：0111100…1，即-(1-2-7)×27=-127絕對值最小負數：1000110…0，即-2-1×2-8=-2-9非零最小正數：1000010…0，即2-1×2－8=2-93：有一個字長為16位的浮點數，階碼6位，含一位階符,用補碼表示；尾數10位，用補碼表示,含一位數符；基數為2。請寫出：（1）最大正數的十進制表示,（2）最大負數的十進制表示,（3）最接近于零的正規(guī)格化數的十進制表示。JfJ1J2…J5SfS1S2…S9解：浮點數的格式為：最大正數：011…1011…1，即(1-2-9)×231最大負數：100…0111…1，即-2-9×2－32=-2-41最接近零的正規(guī)格化數：

100…0010…0，即2-32×2－1=2-33設x=2010×0.11011,y=2100×(-0.10101),求x+y=?解：假設兩數均以補碼表示，且采用雙符號位，則它們的浮點表示分別為[x]浮=00010,00.11011[y]浮=00100,11.01011（1）求階差并對階△e=ex-ey=[ex]補+[-ey]補

=00010+11100=11110即△e=-2，x的階碼小，應使Sx右移2位，ex加2，[x]浮=00100,00.00110(11)其中（11）表示Sx右移2位后移出的最低兩位數。（2）尾數求和00.00110(11)+11.0101111.10001(11)（3）規(guī)格化處理尾數運算結果的符號位與尾數最高有效位相同，應進行左規(guī)處理，結果為11.00011（10），階碼為00011。（4）舍入處理采用0舍1入處理，則有11．00011+111．00100（5）判溢出因為階碼符號位為00，不溢出，故得最終結果為:x+y=2011×(-0.11100)例：假定有兩種靜態(tài)RAM芯片：1K×4位4片；4K×1位4片，試用這些芯片構成4KB存儲器。1：說明如何用上述芯片組成該計算機的主存儲器；2：畫出主存儲器的組成框圖。解：1：首先用四片4K×1位組成存貯器的高4位（采用位并聯法），用4片1K×4位片子組成存貯器的低四位（采用地址串聯法），其中后者是用一片2：4譯碼器。例：已知地址總線A0－A15，其中A0為最低位，半導體存儲器由4K×4的ROM芯片和2K×8位的RAM芯片構成，按字節(jié)編址。該存儲器ROM的容量為8KB，RAM的容量為16KB。1：組成該存儲器需要ROM和RAM芯片各多少？2：該存儲器一共需要多少根地址線？ROM芯片和RAM芯片各需連入幾根地址線？3：畫出該存儲器的結構圖。解：1：ROM芯片4片，RAM芯片8片。2：存儲器一共需要地址線16條，連入ROM需要地址線12條、連入RAM需要地址線11條。3：存儲器結構圖如下解：指令格式及尋址方式特點如下：（1）單字長二地址指令，（2）操作碼字段OP可以指定24＝16條指令（3）使用通用寄存器尋址方式。無論是源操作數還是目標操作數，可采用8種尋址方式來確定，可使用8個寄存器。（4）這種指令結構可以是RR型指令，或者是RS型指令，還可以是SS型指令。例：設CPU結構如圖所示,其中有一個累加寄存器AC、一個狀態(tài)條件寄存器和其他四個寄存器，各部分之間的連線表示數據通路，箭頭表示信息傳送方向。（1）說明圖中四個寄存器a、b、c、d的名稱；（2）簡述指令從主存取到控制器的數據通路；（3）簡述數據在運算器和主存之間進行存/取訪問的數據通路。例：設Ai、Bi表示兩個一位的二進制數，Ci是來自低位的進位，將Ai、Bi及Ci進行全加，得到相加以后的和Si以及向高位的進位Ci+1。要求：（1）寫出全加器的真值表。（2）根據真值表寫出Si和Ci+1的邏輯表達式。（3）根據邏輯表達式，畫出由與非門和異或門構成的全加器邏輯圖。例：設A和B分別是兩個用補碼表示的n+1位的二進制數，其中A0和B0分別為A、B的符號位，要求：（1）試用全加器、異或門設計一個串行進位的二進制補碼加減運算器，且具有溢出檢測邏輯，畫出該加減運算器的組成框圖。（2）說明怎樣控制完成加減運算。（3）設符號位產生的進位為Cn+1，最高有效位產生的進位為Cn,，溢出信號為V0，判斷產生溢出的條件。M為方式控制輸入線，當M=0時，做加法（A+B）運算；當M=1時，做減法（A-B）運算，在后一種情況下A-B運算轉化成[A]補+[-B]補運算，求補過程由來實現。當Cn=Cn-1