鎖相技術第5章

第五章數(shù)字鎖相環(huán)第一節(jié)全數(shù)字環(huán)概述第二節(jié)奈奎斯特型數(shù)字鎖相環(huán)(NR-DPLL)第三節(jié)超前-滯后型位同步數(shù)字環(huán)第四節(jié)ZC1-DPLL的原理與性能第五節(jié)觸發(fā)器型全數(shù)字鎖相環(huán)習題第一節(jié)全數(shù)字環(huán)概述

一、一般構成與分類

全數(shù)字環(huán)一般組成如圖5-1所示。它由數(shù)字鑒相器、數(shù)字濾波器與數(shù)字壓控振蕩器(DCO)三個數(shù)字電路部件組成。其中數(shù)字鑒相器有多種樣式，樣式不同對環(huán)路性能有很大影響。因此目前比較統(tǒng)一的做法是按數(shù)字鑒相器的實現(xiàn)方式來對數(shù)字鎖相環(huán)進行分類。圖5-1數(shù)字鎖相環(huán)的一般組成

1.觸發(fā)器型數(shù)字鎖相環(huán)(FF-DPLL)

該環(huán)路利用一雙穩(wěn)態(tài)觸發(fā)器作數(shù)字鑒相器，其狀態(tài)分別受輸入信號與本地受控時鐘信號的正向過零點觸發(fā),產(chǎn)生的置位與復位脈沖狀態(tài)變化之間的間隔就反映著兩信號之間的相位誤差。利用異或門邏輯功能檢測兩輸入數(shù)字脈沖信號前沿位移的異或門數(shù)字鑒相器也屬于這種類型。

2.奈奎斯特型數(shù)字鎖相環(huán)(NR-DPLL)

在輸入信號進入數(shù)字鑒相器之前，先以奈奎斯特速率(固定速率的時鐘脈沖)進行抽樣，然后再與本地受控時鐘信號進

行數(shù)字相乘，產(chǎn)生數(shù)字式相位誤差。

3.過零檢測式數(shù)字鎖相環(huán)(ZC-DPLL)

環(huán)路用本地受控時鐘脈沖對輸入信號的過零點抽樣，非零的實際抽樣值大小就反映著相位誤差，用該相位誤差來調節(jié)

本地時鐘信號的相位。

4.超前滯后型數(shù)字鎖相環(huán)(LL-DPLL)

這種鎖相環(huán)的鑒相器將逐周地比較輸入信號與本地時鐘信號的相位，根據(jù)相位的超前或滯后輸出相應的超前或滯后脈沖，再變換成加脈沖或減脈沖,對應地調節(jié)本地時鐘相位。二、數(shù)字環(huán)部件電路與原理

下面介紹上述4類數(shù)字環(huán)中比較典型的部件電路及其工作原理。

1.數(shù)字鑒相器

(1)觸發(fā)器型鑒相器。圖5-2是該型鑒相器的組成示意圖。圖5-2觸發(fā)器型鑒相器(2)奈奎斯特速率抽樣鑒相器。該型鑒相器組成如圖5-3

所示。圖5-3奈奎斯特速率抽樣鑒相器(3)過零取樣鑒相器。這種鑒相器有兩種形式，一種是正過零點取樣，如圖5-4所示。這種正過零點取樣鑒相器是所有數(shù)字鑒相器中最簡單的,而且易于實現(xiàn)。另一種則在正負過零點都取樣，如圖5-5所示。圖5-4正過零取樣鑒相器圖5-5雙向過零取樣鑒相器(4)超前滯后取樣鑒相器。圖5-6是用一個簡單二元鑒相器表示的這種鑒相器。圖5-6簡單二元鑒相器典型的二元鑒相器電路是用同相與中相積分來實現(xiàn)的,電路組成方框圖如圖5-7所示。同相積分器的積分區(qū)間與每個輸入碼元區(qū)間重合,而中相積分器的積分區(qū)間則跨在兩個碼元之間。圖5-7用同相、中相積分實現(xiàn)的二元鑒相器由于鑒相器輸出是二值脈沖,常后接一種序列濾波器來平滑其中的起伏,以此消除噪聲起伏造成的環(huán)路誤動作比較方便。有兩種形式的序列濾波器,一種叫“N先于M”序列濾波器。如圖5-8所示;另一種叫“隨機徘徊”序列濾波器,如圖5-9所示

。圖5-8“N先于M”序列濾波器圖5-9隨機徘徊序列濾波器

2.數(shù)字環(huán)路濾波器

數(shù)字環(huán)中使用的數(shù)字環(huán)路濾波器與模擬環(huán)中使用的環(huán)路濾波器作用一樣，都對噪聲及高頻分量起抑制作用，并且控制著環(huán)路相位校正的速度與精度。適當選擇濾波器參數(shù)，可以改善環(huán)路的性能。數(shù)字環(huán)路濾波器的一般構成形式如圖5-10所示，它由A/D、數(shù)字計算器和D/A三部分組成。圖5-10數(shù)字環(huán)路濾波器的一般形式通常，也可不用A/D與D/A，數(shù)字計算器可直接對輸入樣值進行存儲與計算，即所謂數(shù)字濾波器的模擬實現(xiàn)形式。圖

5-11(a)、(b)分別為一階、二階數(shù)字濾波器，其中一階的有一

個數(shù)字累加器，二階的有兩個數(shù)字累加器。顯然用同樣的方法還可以組成更高階的數(shù)字環(huán)路濾波器。圖5-11數(shù)字環(huán)路濾波器的模擬實現(xiàn)形式(a)一階；(b)二階

3.數(shù)字壓控振蕩器(DCO)

數(shù)字壓控振蕩器的基本組成如圖5-12所示。它由頻率穩(wěn)

定的信號鐘、計數(shù)器與比較器組成,其輸出是一取樣脈沖序列,

脈沖周期受數(shù)字環(huán)路濾波器送來的校正電壓控制。前一個取

樣時刻的校正電壓將改變下一個取樣時刻的脈沖時間的位置。DCO在環(huán)路中又被稱為本地受控時鐘或本地參考時鐘信號。圖5-12數(shù)字壓控振蕩器的基本組成方案顯然,數(shù)字壓控振蕩器的含義可用數(shù)學式子表示。對于第

k個取樣周期Tk,有

(5-1)

式中To/N為DCO周期相對于中心周期To變化的最小單位。當無控制時,yk－1=0,Tk=To;有控制時周期以±To/N或其倍數(shù)的量相對于To作階躍式的改變。與To/N相對應的相位改變量為

(5-2)所以N是表示2π弧度內相位受控變化大小的一個量,也叫做模2π內狀態(tài)數(shù)。這就是說,數(shù)字壓控振蕩器輸出脈沖的瞬時相位θo(k),在2π弧度內只能以Δ或其倍數(shù)離散地變化。顯然,在這里To/N=Tc,Tc為信號鐘的周期。因此有

(5-3)另一種比較典型的數(shù)字壓控振蕩器如圖5-13(a)所示。顯然,在這里模2π狀態(tài)數(shù)

N=m(5-4)圖5-13另一種常用的DCO方案(a)方框圖；(b)分頻脈沖圖；(c)添加脈沖分頻圖；(d)扣除脈沖分頻圖三、數(shù)字環(huán)的工作速率

前面已介紹過數(shù)字環(huán)受控相位的最小變化量為Δ,因此環(huán)路對固定相位差作用下的穩(wěn)態(tài)量化相差不會超過Δ。這樣,若要設計一個受350MHz時鐘控制的DCO,而為得到小于7.5°的環(huán)路量化相差,輸入信號最高工作頻率fo應按下式計算:

所以有第二節(jié)奈奎斯特型數(shù)字鎖相環(huán)(NR-DPLL)

如前所述，該型環(huán)路是以Nyquist速率

fs≥2B(5-5)

式中，B為環(huán)路輸入信號的前置帶寬。圖5-14NR-DPLL的組成算法型DCO是由模擬VCO基本概念構成的。模擬VCO輸出

(5-6)

(5-6)式的離散域表示則為

(5-7)

式中y(n)=y(nTs)，Ts=1/fs為取樣周期。由于(5-7)式含有時間變量不易運算，故將正弦函數(shù)uo(k)變換成方波U(k)，即

(5-8)

式中

(5-9)令

(5-10)

式中

(5-11)而

(5-12)

從而有

所以

(5-13)圖5-15算法型DCO數(shù)學模型第三節(jié)超前-滯后型位同步數(shù)字環(huán)

對于超前-滯后數(shù)字鎖相環(huán),我們結合一個位同步提取加以說明。超前-滯后數(shù)字鎖相環(huán)組成如圖5-16所示。圖5-16超前-滯后數(shù)字鎖相環(huán)基本組成一、電路組成與說明

電路實例是數(shù)字通信中常用的一種簡單的超前-滯后位同步環(huán)路,未用序列濾波器,電路組成如圖5-17所示。圖5-17位同步數(shù)字環(huán)組成電路圖5-18非線性作用過程的波形二、環(huán)路位同步原理

圖5-19為圖5-17方案內各點的波形圖,這里為分析簡便,以均勻變換的數(shù)字脈沖序列作為輸入信號,它與隨機的數(shù)字脈沖序列作用下環(huán)路取得位同步的原理是一樣的。圖5-19圖5-17方案內各點電壓波形由上可知,在鎖定狀態(tài)下,環(huán)路仍有一定的穩(wěn)態(tài)同步誤差,誤差量小于擺動的最大可能值ΔT。由分析可有ΔT=To，因

所以

(5-14)

故(5-15)

若分頻比m=16,則ΔT/T=6.3%。三、性能分析

為推導環(huán)路的基本方程,我們畫出環(huán)路相位校正過程的簡圖,如圖5-20所示。圖5-20環(huán)路相位校正過程的示意圖對于輸入數(shù)字信號,其第k個輸入脈沖相位為

(5-16)

式中θi(k)為以位速率信號的周期相位為參考的瞬時輸入相位。

對于位同步信號,其第k個位同步信號脈沖的前沿相位為

(5-17)

式中θo(k)為以位速率信號的周期相位為參考的瞬時輸出相位。

根據(jù)以上假定,可得環(huán)路的相位差

(5-18)因此,從鑒相器至控制位同步信號的相位改變之間的過程,可作為對相位差的一個簡單量化過程,量化關系為

當

當

據(jù)此,可有環(huán)路的基本相位方程

(5-19)

及初始條件:θo(0)=0。若用相位差形式寫出,有

(5-20)

及初始條件:(1)相位階躍。這種情況是屬于自位同步的常見情況,即輸出位同步信號的速率與輸入數(shù)字信號的位速率相同,只是起始相位錯開一個數(shù)值。

假定輸入相位階躍θ,即θi(k)=θ。這樣有

(5-21)

根據(jù)(5-19)式，環(huán)路輸出相位可表示為

(5-22)

有初始條件:根據(jù)(5-20)式,環(huán)路相位差為

(5-23)

及初始條件:此外,還可看到,同步的建立過程除與初始位階躍值θ有關外,還與相位階躍變化量Δ的大小有關。顯然,θ越小,Δ值越大,建立時間愈短;反之,θ越大,Δ越小,則建立時間愈長?？紤]最壞的情況,令θ＝π,即起始相差為半個周期,那么位同步信號相位必須挪動π/Δ=π/(2π/m)=m/2次,才能到達穩(wěn)定狀態(tài)。所以同步建立時間為

(5-24)若考慮到隨機輸入數(shù)字信號,平均地約每兩個碼元才出現(xiàn)一次數(shù)字符號的轉換,也即通過微分、整流后的脈沖是平均2T時間出現(xiàn)一次。所以平均地看,環(huán)路也是每2T時間才對位同步的相位實施一次校正。因此,平均同步建立時間要比(5-24)

式加長一倍,即

(5-25)設以B－BC表示輸入的頻率階躍,即輸入信號與位同步信號的速率之差,其中BC=1/T,則(5-16)式中θi(k)應為

(5-26)

將(5-26)式代入(5-20)式,有

(5-27)因此(5-27)式可表示為

(5-28)

以Q［θe(k)］的極值范圍±1及代入(5-28)式,可得

(5-29)從而有環(huán)路可鎖定的最高頻率(或速率)

(5-30)

環(huán)路可鎖定的最低頻率(或速率)

(5-31)

鎖定(或同步)范圍

(5-32)在通信過程中,若信號發(fā)生暫時中斷,則原處于同步狀態(tài)的環(huán)路就失去控制,由于未控制時頻差為ΔB=B－BC,因而位同步信號相位就會相對于輸入信號相位而發(fā)生偏移,偏移的數(shù)值應為

(5-33)

式中tC為信號中斷時間。頻差ΔB的最大允許值為2Δfp。若對Δq提出不超過某個允許值的要求,如

則允許的信號中斷時間tC應為

(5-34)第四節(jié)ZC1-DPLL的原理與性能

正向過零檢測數(shù)字鎖相環(huán)的基本組成如圖5-21所示。圖5-21ZC1-DPLL的基本組成

一、環(huán)路方程與模型

設輸入信號

(5-35)

數(shù)字壓控振蕩器(DCO)輸出鐘脈沖信號的相位可表示為

(5-36)

式中t(k)為鐘脈沖存在時刻,也即取樣時刻。因為鐘脈沖是一個周期性出現(xiàn)的信號,在時間軸上每出現(xiàn)一次,鐘脈沖信號的相位就前進2π(rad)。故在第k個取樣時刻,鐘脈沖的相位為

(5-37)

為分析方便,輸入信號ui(t)也常表示成以ωot為參考的方式,

即將(5-35)式表示成

(5-38)

式中

(5-39)這樣,取樣器在t(k)時刻取得的取樣值可為

(5-40)

為簡單起見,可令由(5-36)式與(5-37)式有

(5-41)

代入(5-40)式,可得

(5-42)

式中

(5-43)圖5-22有、無死區(qū)的均勻量化的量化特性(a)無死區(qū)；(b)有死區(qū)第k個取樣時刻量化器輸出為

(5-44)

若設D［·］代表數(shù)字環(huán)路濾波器對其現(xiàn)時輸入的某些先前輸入的運算,則在第k個取樣時刻,數(shù)字環(huán)路濾波器輸出可表示為

(5-45)對于DCO來說,第k個取樣的周期為

(5-46)

因此,y(k)將控制第(k+1)個取樣脈沖的周期,其控制量大小

應為y(k)·To/N，換算為相位變更量則等于Δ·y(k)。這樣,第(k+1)個取樣脈沖的相對相位,亦即環(huán)路的輸出相位θ2(k+1)為

(5-47)

用相位差表示,則為

(5-48)

(5-47)式與(5-48)式是環(huán)路的基本差分方程。依據(jù)(5-47)式可畫出環(huán)路的基帶相位模型,如圖5-23所示。圖5-23ZC1-DPLL的基帶相位模型按照Z變換原理,對θ2(k+1)進行Z變換,若設θ2(0)=0,

則有

代入(5-47)式,可得方程

(5-49)

這樣,圖5-23的基帶相位模型又可用Z變換算子表示成圖

5-24所示的形式。圖5-24運用Z變換算子的環(huán)路模型

二、環(huán)路的暫態(tài)跟蹤性能

不計及量化效應時,可令Q［x(k)］=x(k),這樣環(huán)路方程變?yōu)?/p>

(5-50)

及

(5-51)若D［·］用Z變換傳遞函數(shù)D(z)表示,則有

(5-52)

運用Z變換符號,有

(5-53)由于非均勻取樣,t(k)是θ2(k)的函數(shù),所以θ1(k)與θ2(k)

有函數(shù)關系,即

(5-54)

因此,(5-53)式亦可寫成

(5-55)這是雙重非線性方程,一種是正弦非線性,另一種是由于

非均勻取樣引起的輸出相位出現(xiàn)在輸入相位的宗量內的非線

性。在相位差很小,即同步跟蹤狀態(tài)下,可不考慮正弦非線性,即令

sinqe(k)≈qe(k)

但是無法去掉θ1(k)與θ2(k)之間存在的耦合,因此方程仍是非線性的。1.一階環(huán)

對于一階環(huán),可令(5-52)式中D(z)=1,則有環(huán)路方程

(5-56)

及

(5-57)(1)相位階躍輸入。這時

代入環(huán)路方程,有

及初始條件為由于k→∞時,同步狀態(tài)應有

式中θe(∞)表示穩(wěn)態(tài)相差,故由(7-48)式有

即圖5-25與圖5-26分別為在不同相位階躍值Δθ下的輸出相位響應與相位誤差響應。由圖可見,經(jīng)若干次取樣控制后,輸出相位可跟蹤輸入相位,穩(wěn)態(tài)相差趨于零,說明一階數(shù)字環(huán)亦可精確地跟蹤輸入相位階躍。圖5-25相位階躍輸入時的輸出相位響應圖5-26相位階躍輸入時的相位誤差響應(2)頻率階躍。對應于頻率階躍Δω=ωi－ωo的離散輸入相位為

(5-58)

式中θi為初始相差。將(5-58)式代入環(huán)路方程(5-56)式與(5-57)式,有

(5-59)

及

(5-60)圖5-27頻率階躍輸入時的輸出相位響應圖5-28頻率階躍輸入時的相位誤差響應若環(huán)路能夠鎖定,應在k→∞時,θe(k+1)=θe(k),因此由

(5-60)式有

(5-61)

取sinθe(∞)=±1時,則由(5-61)式得環(huán)路能夠鎖定的上限與下限頻率

(5-62)由此有環(huán)路鎖定的同步范圍

(5-63)

用輸入信號頻率與DCO中心頻率ωo之比表示,則應滿足

(5-64)若Δ·A≠1,則在前面有關方程中sinθe(k)項的系數(shù)應乘以Δ·A,故有

(5-65)

故而(5-64)式可改寫為

(5-66)

2.二階環(huán)

此時D(z)≠1,故對于相位階躍,相位誤差響應方程為(仍設

Δ·A=1)

(5-67)

相應的初始條件是θe(0)=Δθ。當Δw=wi－wo時,相應的離散輸入相位仍舊為

(5-68)

因此由(5-51)式可得(仍設Δ·A=1)

(5-69)若數(shù)字環(huán)路濾波器Z變換傳遞函數(shù)D(z)為

(5-70)

則二階數(shù)字環(huán)的相位誤差響應方程為

(5-71)方程比較復雜,但在相位誤差較小的情況下,可令sinθe(k)≈θe(k),將方程線性化為

(5-72)因為一階環(huán)對頻率階躍輸入有非零的穩(wěn)態(tài)相差,我們希望使二階環(huán)對頻率階躍輸入的穩(wěn)態(tài)相差為零,為此應令k→∞時,θe(k)=0。這樣,當k→∞時,(5-72)式右邊驅動函數(shù)應當?shù)扔诹?所以首先選擇

p1=－1(5-73)另外,關于c1的選擇可將p1=－1代入(5-72)式,得

(5-74)

式中因此不管初始條件如何,(5-72)式的解可以收斂到零的必要與充分條件是

將b1、b2值代入,最后c1值應滿足下述條件:

(5-75)

三、有量化時的ZC1-DPLL

下面主要討論無“死區(qū)”量化時一階數(shù)字環(huán)的性能。在環(huán)路方程(5-47)式與(5-48)式中,無環(huán)路濾波器時可令則有一階環(huán)環(huán)路方程

(5-76)

及

(5-77)

1.對相位階躍的響應

有相位階躍的輸入信號的表示式為

(5-78)

顯然,對于所有k值,皆滿足q1(k)=Dq。代入(5-76)式及(5-77)式,有

(5-79)其初始條件為θ2(0)=0,及

(5-80)

其初始條件為θe(0)=Δθ－θ2(0)=Δθ。

由(5-41)式,還可得取樣時刻t(k)

(5-81)

其初始條件為t(0)=0。圖5-30L=1時的環(huán)路相位階躍響應

2.頻率階躍響應

令ωi－ωo表示輸入信號的頻率階躍,則輸入信號可寫成

式中設初相θi=0,則有輸入相位

(5-82)將(5-81)式代入上式,可得

(5-83)

所以

(5-84)將(5-84)式代入(5-77)式,經(jīng)整理后可得

(5-85)

初始條件為:θe(0)=θ1(0)=0［設t(0)=0］。若環(huán)路對于輸入的頻率階躍信號能處于鎖定狀態(tài),那么穩(wěn)態(tài)相差就不會發(fā)散,也就是θe(k)不會隨著k值的增加而愈來愈大。穩(wěn)態(tài)相差不會發(fā)散的頻率階躍范圍,就是環(huán)路的鎖定范圍。所以若環(huán)路處于鎖定狀態(tài),穩(wěn)態(tài)相差必然滿足

θe(k+1)≈θe(k)當k→∞時

在(5-85)式中使用上述條件,可得

(5-86)

即有Q［Asinθe(k)］的極值是±L,所以

因此,環(huán)路可鎖定的最低與最高頻率分別為

(5-87)

與

(5-88)可鎖定的頻率范圍

(5-89)

可以看出,鎖定范圍正比于中心頻率ωo,而且與狀態(tài)數(shù)N

及量化電平數(shù)L都有關。圖5-31L=1時環(huán)路的頻率階躍響應由(5-84)式與(5-85)式,以及觀察圖5-31及圖5-32,可得如下結論:

(1)環(huán)路可在(5-89)式的鎖定范圍內跟蹤頻率階躍。穩(wěn)態(tài)相差仍是起伏的,但數(shù)值是有限的。平均穩(wěn)態(tài)相差隨值的增加而增大。

(2)在值準確地等于鎖定范圍的邊界值時,穩(wěn)態(tài)相差是一常數(shù)。從圖5-31及圖5-32可以看到這一點?，F(xiàn)通過(5-85)式進行簡單的證明:設L=1,對于,(5-85)式可簡化為

其初始條件為θe(0)=0。令k=0,則

k=1,則對于所有大于零的k值,皆有

按照同樣道理,可證明對于下界對于所有大于零的k值而言,皆有若L＞1,當時,(5-85)式可簡化為

(5-90)

初始條件為θe(0)=0。(3)在ωi/ωo值超過(5-89)式給定的鎖定范圍時,環(huán)路失鎖,相差發(fā)散。這由(5-85)式也可得到說明。將(5-85)式重新整理,可寫成下面的形式:

(5-91)式中Q［Asinθe(k)］的極值是±L。當時,(5-91)

式右邊{·}項的值就永遠大于0。所以對任何k值,都有

θe(k+1)＞θe(k)

當時,(5-91)式右邊{·}項的值就永遠是小于0的。所以對任何k值,都有

θe(k+1)＜θe(k)(4)當N值一定時,則在允許的平均穩(wěn)態(tài)相差范圍內,增大量化電平數(shù)L值可改善過渡響應及擴大鎖定范圍。但是L值不應超過N,這從T(k)及量化特性Q［Asinθe(k)］之間的關系

(5-92)

可以看出,Q［·］的最大值是L,若L＞N,則取樣過程中,會使取樣周期發(fā)生跳越一周的變化,這是無益的。所以設計量化器時,通常選擇L<<N。第五節(jié)觸發(fā)器型全數(shù)字鎖相環(huán)

本節(jié)介紹一種觸發(fā)器型(FF-DPLL)單片集成全數(shù)字鎖相環(huán)(SN54/74LS297),它是采用低功率肖特基TTL(LSTTL)工藝制成的高速低功耗數(shù)字鎖相環(huán)。這種集成數(shù)字鎖相環(huán)可設定頻帶寬度與中心頻率,使用方便；另外，不用VCO,可大大減輕溫度及電源電壓變化對環(huán)路的影響。圖5-33芯片功能結構圖(a)結構簡圖;(b)端子配置一、工作原理

一階DPLL的基本構造如圖5-34所示,有數(shù)字鑒相器與數(shù)字壓控振蕩器(DCO)。DCO系由K計數(shù)器、增/減(I/D)線路與N分頻器所組成。K計數(shù)器與I/D線路所需的兩時鐘Kclk與I/Dclk由外部電路供給。圖5-34一階DPLL的基本構成

1.數(shù)字鑒相器

在74LS297芯片中有兩種形式鑒相器PD1與PD2,PD1為異

-或門比相器(XORPD),PD2為邊沿觸發(fā)式比相器(ECPD)。圖5-35XORPD的輸入輸出波形(a)θe=0;(b)θe>0;(c)θe<0圖5-36XORPD的鑒相特性圖5-37ECPD的輸入輸出波形(a)θe=0;(b)θe>0;(c)θe<0圖5-38ECPD的鑒相特性

2.K計數(shù)器及I/D線路

K計數(shù)器及I/D線路具有產(chǎn)生信號的功能,I/D線路輸出外

接N分頻器,可形成鑒相器的反饋輸入。圖5-39I/D線路的波形圖

3.環(huán)路動作過程

顯然,將I/D線路輸出接至外接的N分頻器,N次分頻后反饋至鑒相器輸入,其將是相位發(fā)生超前或滯后1/2N周期的脈沖信號B。二、環(huán)路性能分析

對應圖5-34的環(huán)路結構,K計數(shù)器的輸入時鐘頻率為Mfc,其中M為常數(shù)、fc為環(huán)路中心頻率,即非鎖定(或同步)狀態(tài)下環(huán)路的自由振蕩頻率。而K計數(shù)器輸入D/U控制系由鑒相器輸出確定。如前所述,K計數(shù)器輸出進位或借位脈沖重復頻率為

(5-93)

式中K為K計數(shù)器的分頻比。I/D線路輸入時鐘頻率為2Nfc,顯然有環(huán)路中心頻率

(5-94)

調節(jié)N可調節(jié)中心頻率fc。I/D線路輸出脈沖重復頻率fI/D應是其中心輸出頻率2Nfc/2加上增加或扣除周期的脈沖重復頻率fK/2,即

(5-95)因此有環(huán)路輸出頻率(B信號之頻率)

(5-96)

由于Kdθe的最大值為±1,因此由上式可得環(huán)路鎖定頻率范圍(或稱同步跟蹤范圍)

(5-97)顯然,當環(huán)路進入鎖定狀態(tài),有fo=fi,但是A與B兩信號之間仍存在一定穩(wěn)態(tài)相差。在(5-96)式中,令fo=fi,則有

(5-98)

由上所述,可有環(huán)路的鎖定特性如圖5-40所示。圖5-40SN54/74LS297的鎖定特性三、應用舉例

1.FSK信號解調

運用SN74L