半導(dǎo)體制造工藝流程精

半導(dǎo)體制造工藝流程N(yùn)型硅：摻入丫族元素一磷P、神As、銻SbP型硅：摻入III族元素一鎵Ga、硼B(yǎng)PN結(jié)：半導(dǎo)體元件制造過(guò)程可分為前段（FrontEnd）制程晶圓處理制程（WaferFabrication；簡(jiǎn)稱WaferFab）、晶圓針測(cè)制程（WaferProbe）；彳爰段（BackEnd）構(gòu)裝（Packaging）、測(cè)試制程（InitialTestandFinalTest）一、晶圓處理制程晶圓處理制程之主要工作為在矽晶圓上制作電路與電子元件（如電晶體、電容體、邏輯閘等），為上述各制程中所需技術(shù)最復(fù)雜且資金投入最多的過(guò)程，以微處理器（Microprocessor）為例，其所需處理步驟可達(dá)數(shù)百道，而其所需加工機(jī)臺(tái)先進(jìn)且昂貴，動(dòng)輒數(shù)千萬(wàn)一臺(tái)，其所需制造環(huán)境為為一溫度、濕度與含塵（「2代憶匕）均需控制的無(wú)塵室（862門(mén)-改而），雖然詳細(xì)的處理程序是隨著產(chǎn)品種類與所使用的技術(shù)有關(guān)；不過(guò)其基本處理步驟通常是晶圓先經(jīng)過(guò)適當(dāng)?shù)那逑矗–leaning）之彳爰，接著進(jìn)行氧化（Oxidation）及沈積，最彳爰進(jìn)行微影、蝕刻及離子植入等反覆步驟，以完成晶圓上電路的加工與制作。二、晶圓針測(cè)制程經(jīng)過(guò)WaferFab之制程彳機(jī)晶圓上即形成一格格的小格，我們稱之為晶方或是晶粒（Die）,在一般情形下，同一片晶圓上皆制作相同的晶片，但是也有可能在同一片晶圓上制作不同規(guī)格的產(chǎn)品；這些晶圓必須通過(guò)晶片允收測(cè)試，晶粒將會(huì)一一經(jīng)過(guò)針測(cè)（Probe）儀器以測(cè)試其電氣特性，而不合格的的晶粒將會(huì)被標(biāo)上記號(hào)（InkDot）,此程序即稱之為晶圓針測(cè)制程（WaferProbe）。然彳爰晶圓將依晶粒為單位分割成一粒粒獨(dú)立的晶粒三、IC構(gòu)裝制程IC橫裝裂程（Packaging）：利用塑醪或陶瓷包裝晶粒輿配幺泉以成稹醴甯路目的：是懸了裂造出所生羥的甯路的保^眉，避免甯路受到械械性刮^或是高溫破壤。半導(dǎo)體制造工藝分類半導(dǎo)體制造工藝分類一雙極型IC的基本制造工藝：A在元器件間要做電隔離區(qū)（PN結(jié)隔離、全介質(zhì)隔離及PN結(jié)介質(zhì)混合隔離）ECL（不摻金）（非飽和型）、TTL/DTL（飽和型）、STTL（飽和型）B在元器件間自然隔離I2L（飽和型）半導(dǎo)體制造工藝分類二MOSIC的基本制造工藝：根據(jù)柵工藝分類A鋁柵工藝B硅柵工藝其他分類1、（根據(jù)溝道）PMOS、NMOS、CMOS2、（根據(jù)負(fù)載元件）E/R、E/E、E/D半導(dǎo)體制造工藝分類三Bi-CMOS工藝：A以CMOS工藝為基礎(chǔ)P阱N阱B以雙極型工藝為基礎(chǔ)雙極型集成電路和MOS集成電路優(yōu)缺點(diǎn)半導(dǎo)體制造環(huán)境要求主要污染源：微塵顆粒、中金屬離子、有機(jī)物殘留物和鈉離子等輕金屬例子。超凈間：潔凈等級(jí)主要由微塵顆粒數(shù)/m3半導(dǎo)體元件制造過(guò)程前段（FrontEnd）制程---前工序晶圓處理制程（WaferFabrication；簡(jiǎn)稱WaferFab）典型的PN結(jié)隔離的摻金TTL電路工藝流程橫向晶體管刨面圖縱向晶體管刨面圖NPN晶體管刨面圖1.襯底選擇10Q.cm111晶向，偏離2O?5O P型Sip晶圓（晶片）晶圓（晶片）的生產(chǎn)由砂即（二氧化硅）開(kāi)始，經(jīng)由電弧爐的提煉還原成冶煉級(jí)的硅，再經(jīng)由鹽酸氯化，產(chǎn)生三氯化硅，經(jīng)蒸餾純化后，透過(guò)慢速分解過(guò)程，制成棒狀或粒狀的「多晶硅」。一般晶圓制造廠，將多晶硅融解后，再利用硅晶種慢慢拉出單晶硅晶棒。一支85公分長(zhǎng)，重76.6公斤的8寸硅晶棒，約需2天半時(shí)間長(zhǎng)成。經(jīng)研磨、拋光、切片后，即成半導(dǎo)體之原料晶圓片第一次光刻一N+埋層擴(kuò)散孔1。減小集電極串聯(lián)電阻2。減小寄生PNP管的影響外延層淀積1。VPE（Vaporousphaseepitaxy）氣相外延生長(zhǎng)硅SiCl4+H2TSi+HCl2。氧化Tepi>Xjc+Xmc+TBL-up+tepi-ox第二次光刻一P+隔離擴(kuò)散孔在襯底上形成孤立的外延層島,實(shí)現(xiàn)元件的隔離.第三次光刻一P型基區(qū)擴(kuò)散孔決定NPN管的基區(qū)擴(kuò)散位置范圍第四次光刻一N+發(fā)射區(qū)擴(kuò)散孔集電極和N型電阻的接觸孔,以及外延層的反偏孔。Al—N-Si歐姆接觸：ND21019cm-3,第五次光刻一引線接觸孔第六次光刻一金屬化內(nèi)連線：反刻鋁CMOS工藝集成電路CMOS集成電路工藝一以P阱硅柵CMOS為例1。光刻I---阱區(qū)光刻，刻出阱區(qū)注入孔CMOS集成電路工藝一以P阱硅柵CMOS為例2。阱區(qū)注入及推進(jìn)，形成阱區(qū)CMOS集成電路工藝一以P阱硅柵CMOS為例3。去除SiO2，長(zhǎng)薄氧，長(zhǎng)Si3N4CMOS集成電路工藝一以P阱硅柵CMOS為例4。光II---有源區(qū)光刻CMOS集成電路工藝一以P阱硅柵CMOS為例5。光III---N管場(chǎng)區(qū)光刻，N管場(chǎng)區(qū)注入，以提高場(chǎng)開(kāi)啟，減少閂鎖效應(yīng)及改善阱的接觸。CMOS集成電路工藝一以P阱硅柵CMOS為例6。光III---N管場(chǎng)區(qū)光刻，刻出N管場(chǎng)區(qū)注入孔；N管場(chǎng)區(qū)注入。CMOS集成電路工藝一以P阱硅柵CMOS為例7。光IV---p管場(chǎng)區(qū)光刻，p管場(chǎng)區(qū)注入，調(diào)節(jié)PMOS管的開(kāi)啟電壓，生長(zhǎng)多晶硅。CMOS集成電路工藝一以P阱硅柵CMOS為例8。光V---多晶硅光刻，形成多晶硅柵及多晶硅電阻CMOS集成電路工藝一以P阱硅柵CMOS為例9。光VI---P+區(qū)光刻，P+區(qū)注入。形成PMOS管的源、漏區(qū)及P+保護(hù)環(huán)。CMOS集成電路工藝一以P阱硅柵CMOS為例10。光VH---N管場(chǎng)區(qū)光刻，N管場(chǎng)區(qū)注入，形成NMOS的源、漏區(qū)及N+保護(hù)環(huán)。CMOS集成電路工藝一以P阱硅柵CMOS為例11。長(zhǎng)PSG（磷硅玻璃）。CMOS集成電路工藝一以P阱硅柵CMOS為例12。光刻VIII---引線孔光刻。CMOS集成電路工藝一以P阱硅柵CMOS為例13。光亥IJIX---弓|線孔光亥IJ（反亥IJAL）。晶圜材料（Wafer）圜晶是制作矽半醇醴IC所用之矽晶片，狀似圜形，故耦晶圜。材料是「矽」,IC（IntegratedCircuit）廠用的矽晶片即懸矽晶骨邕因懸整片的矽晶片是罩一完整的晶骨邕故又耦懸罩晶骨望但在整醴固憩晶醴內(nèi)，冢多小晶醴的方向不相，即懸復(fù)晶醴（或多晶醴）。生成罩晶醴或多晶醴與晶醴生辰日寺的溫度，速率與親隹^都有^系。一般清洗技術(shù)光學(xué)顯影光學(xué)顯影是在感光膠上經(jīng)過(guò)曝光和顯影的程序，把光罩上的圖形轉(zhuǎn)換到感光膠下面的薄膜層或硅晶上。光學(xué)顯影主要包含了感光膠涂布、烘烤、光罩對(duì)準(zhǔn)、曝光和顯影等程序。曝光方式:紫外線、X射線、電子束、極紫外省蟲(chóng)刻技林?。‥tchingTechnology）觸刻技林?。‥tchingTechnology）是符材料使用化阜反鷹物理撞拳作用而移除的技林亍?？梢苑謶遥郝┯|刻（wetetching）:漏觸刻所使用的是化阜溶液，在^謾化阜反鷹之彳爰逵到觸刻的目的.乾套蟲(chóng)刻（dryetching）:乾套蟲(chóng)刻即是利用一種甯學(xué)董套蟲(chóng)刻（plasmaetching）。甯^^刻中觸刻的作用，可能是甯^中離子撞拳晶片表面所羥生的物理作用，或者是甯學(xué)董中活性自由基（Radical）與晶片表面原子^的化阜反鷹，甚至也可能是以上雨者的復(fù)合作用?，F(xiàn)在主要應(yīng)用技術(shù):等離子體刻蝕常見(jiàn)濕法蝕刻技術(shù)CVD化阜氣相沉稹是利用熱能、電漿放電或紫外光照射等化學(xué)反應(yīng)的方式，在反應(yīng)器內(nèi)將反應(yīng)物（通常為氣體）生成固態(tài)的生成物，并在晶片表面沉積形成穩(wěn)定固態(tài)薄膜（film）的一種沉積技術(shù)。CVD技術(shù)是半導(dǎo)體IC制程中運(yùn)用極為廣泛的薄膜形成方法，如介電材料（dielectrics）、導(dǎo)體或半導(dǎo)體等薄膜材料幾乎都能用CVD技術(shù)完成。化阜氣相沉稹CVD化學(xué)氣相沉積技術(shù)常用的CVD技林亍有：（1）「常屋化阜氣相沈?。ˋPCVD）」；（2）「低屋化阜氣相沈?。↙PCVD）」；（3）「甯學(xué)董事甫助化阜氣相沈?。≒ECVD）」較為常見(jiàn)的CVD薄膜包括有：■二氣化硅（通常直接稱為氧化層）■氮化硅■多晶硅■耐火金屬與這類金屬之其硅化物物理氣相沈稹（PVD）主要是一種物理制程而非化學(xué)制程。此技術(shù)一般使用氬等鈍氣，藉由在高真空中將氬離子加速以撞擊濺鍍靶材后，可將靶材原子一個(gè)個(gè)濺擊出來(lái)，并使被濺擊出來(lái)的材質(zhì)（通常為鋁、鈦或其合金）如雪片般沉積在晶圓表面。PVD以真空、測(cè)射、離子化或離子束等方法使東屯金腐揮彝，與碳化氫、氮?dú)獾葰怩纷饔茫邮熘?00?600℃（幺勺1?3小日寺）彳爰，蒸金度碳化物、氮化物、氧化物及硼化物等1?10um厚之微余出粒狀薄膜，PVD可分懸三種技林?。海?）蒸金度（Evaporation）；（2）分子束磊晶成晨（MolecularBeamEpitaxy；MBE）；（3）鹿金度（Sputter）解離金屬電漿（淘氣鬼）物理氣相沉積技術(shù)解離金屬電漿是最近發(fā)展出來(lái)的物理氣相沉積技術(shù)，它是在目標(biāo)區(qū)與晶圓之間，利用電漿，針對(duì)從目標(biāo)區(qū)濺擊出來(lái)的金屬原子，在其到達(dá)晶圓之前，加以離子化。離子化這些金屬原子的目的是，讓這些原子帶有電價(jià)，進(jìn)而使其行進(jìn)方向受到控制，讓這些原子得以垂直的方向往晶圓行進(jìn)，就像電漿蝕刻及化學(xué)氣相沉積制程。這樣做可以讓這些金屬原子針對(duì)極窄、極深的結(jié)構(gòu)進(jìn)行溝填，以形成極均勻的表層，尤其是在最底層的部份。離子植入（IonImplant）離子植入技術(shù)可將摻質(zhì)以離子型態(tài)植入半導(dǎo)體組件的特定區(qū)域上，以獲得精確的電子特性。這些離子必須先被加速至具有足夠能量與速度，以穿透（植入）薄膜，到達(dá)預(yù)定的植入深度。離子植入制程可對(duì)植入?yún)^(qū)內(nèi)的摻質(zhì)濃度加以精密控制?；旧希藫劫|(zhì)濃度（劑量）系由離子束電流（離子束內(nèi)之總離子數(shù)）與掃瞄率（晶圓通過(guò)離子束之次數(shù)）來(lái)控制，而離子植入之深度則由離子束能量之大小來(lái)決定。化學(xué)機(jī)械研磨技術(shù)化學(xué)機(jī)械研磨技術(shù)（化學(xué)機(jī)器磨光，CMP）兼具有研磨性物質(zhì)的機(jī)械式研磨與酸堿溶液的化學(xué)式研磨兩種作用，可以使晶圓表面達(dá)到全面性的平坦化，以利后續(xù)薄膜沉積之進(jìn)行。在CMP制程的硬設(shè)備中，研磨頭被用來(lái)將晶圓壓在研磨墊上并帶動(dòng)晶圓旋轉(zhuǎn)，至于研磨墊則以相反的方向旋轉(zhuǎn)。在進(jìn)行研磨時(shí)，由研磨顆粒所構(gòu)成的研漿會(huì)被置于晶圓與研磨墊間。影響CMP制程的變量包括有：研磨頭所施的壓力與晶圓的平坦度、晶圓與研磨墊的旋轉(zhuǎn)速度、研漿與研磨顆粒的化學(xué)成份、溫度、以及研磨墊的材質(zhì)與磨損性等等。制程監(jiān)控量測(cè)芯片內(nèi)次微米電路之微距，以確保制程之正確性。一般而言，只有在微影圖案（照相平版印刷的patterning）與后續(xù)之蝕刻制程執(zhí)行后，才會(huì)進(jìn)行微距的量測(cè)。光罩檢測(cè)（Retical檢查）光罩是高精密度的石英平板，是用來(lái)制作晶圓上電子電路圖像，以利集成電路的制作。光罩必須是完美無(wú)缺，才能呈現(xiàn)完整的電路圖像，否則不完整的圖像會(huì)被復(fù)制到晶圓上。光罩檢測(cè)機(jī)臺(tái)則是結(jié)合影像掃描技術(shù)與先進(jìn)的影像處理技術(shù)，捕捉圖像上的缺失。當(dāng)晶圓從一個(gè)制程往下個(gè)制程進(jìn)行時(shí)，圖案晶圓檢測(cè)系統(tǒng)可用來(lái)檢測(cè)出晶圓上是否有瑕疵包括有微塵粒子、斷線、短路、以及其它各式各樣的問(wèn)題。此外，對(duì)已印有電路圖案的圖案晶圓成品而言，則需要進(jìn)行深次微米范圍之瑕疵檢測(cè)。一般來(lái)說(shuō)，圖案晶圓檢測(cè)系統(tǒng)系以白光或雷射光來(lái)照射晶圓表面。再由一或多組偵測(cè)器接收自晶圓表面繞射出來(lái)的光線，并將該影像交由高功能軟件進(jìn)行底層圖案消除，以辨識(shí)并發(fā)現(xiàn)瑕疵。銅制程技術(shù)在傳統(tǒng)鋁金屬導(dǎo)線無(wú)法突破瓶頸之情況下，經(jīng)過(guò)多年的研究發(fā)展，銅導(dǎo)線已經(jīng)開(kāi)始成為半導(dǎo)體材料的主流，由于銅的電阻值比鋁還小，因此可在較小的面積上承載較大的電流，讓廠商得以生產(chǎn)速度更快、電路更密集，且效能可提升約30-40%的芯片。亦由于銅的抗電子遷移（電版移民）能力比鋁好，因此可減輕其電移作用，提高芯片的可靠度。在半導(dǎo)體制程設(shè)備供貨商中，只有應(yīng)用材料公司能提供完整的銅制程全方位解決方案與技術(shù)，包括薄膜沉積、蝕刻、電化學(xué)電鍍及化學(xué)機(jī)械研磨等。半導(dǎo)體制造過(guò)程彳爰段（BackEnd）---后工序構(gòu)裝（Packaging）：IC橫裝依使用材料可分懸陶瓷（ceramic）及塑醪（plastic）雨槿，而目前商棠鷹用上即以塑醪橫裝懸主。以塑醪橫裝中打幺泉接合懸例，其步驟依序懸晶片切割（diesaw）、黏晶（diemount/diebond）、金胃泉（wirebond）、封S（mold）、剪切/成形（trim/form）、印字（mark）、?8（（plating）及檢瞬（inspection）等。測(cè)試制程（InitialTestandFinalTest）1晶片切割（DieSaw）黏晶（DieBond）黏晶之目的乃符一果解直之晶粒置於厚幺泉架上加以金艮醪（epoxy）黏著固定。黏晶完成彳爰之厚幺泉架即^由傅事毓殳借送至彈匣（magazine）內(nèi)，以送至下一裂程迤行金胃泉。金胃泉（WireBond）IC橫裝裂程（Packaging）即是利用塑醪或陶瓷包裝晶粒輿配幺泉以成稹醴甯路（IntegratedCircuit；曾耦I(lǐng)C）,此裂程的目的是懸了裂造出所生羥的甯路的保^眉，避免甯路受到械械性刮^或是高溫破壤。最彳整他稹醴甯路的周圉曾向外拉出腳架(Pin),耦之懸打幺泉，作懸輿外界甯路板速接之用。封醪(Mold)封醪之主要目的懸防止漏氧由外部侵入、以械械方式支持醇幺泉、內(nèi)部羥生熟量之去除及提供能多句手持之形骨望其謾程懸符厚幺泉架置於框架上加頸熟，再符框架置於屋模械上的橫裝模上，再以榭脂充填加待硬化。剪切/成形(Trim/Form)剪切之目的懸符厚幺泉架上橫裝完成之晶粒彳蜀立分^,她把不需要的速接用材料及部份凸出之榭脂切除(dejunk)。成形之目的即是符外引腕屢成各槿頸先言殳^