第6章 多諧振蕩器

6.4自激多諧振蕩器6.4.1由門電路組成的多諧振蕩器6.4.2用施密特觸發(fā)器構成波形產生電路6.4.3石英晶體多諧振蕩器自激蕩振蕩器不需外加觸發(fā)信號，自動產生矩形脈沖6.4自激多諧振蕩器自激蕩振蕩器：電路由開關器件和反饋延時環(huán)節(jié)組成。基本結構開關電路：邏輯門、電壓比較器、定時器等，其作用是產生脈沖信號的高低電平。反饋延遲環(huán)節(jié)一般為RC電路，RC電路將輸出電壓延遲后，恰當地反饋到開關電路器件輸入端，以改變其輸出狀態(tài)。6.4.1由CMOS門電路組成的多諧振蕩器

1.電路組成

vID1

D2

TP

TN

vO1

R

C

D4

D3

TP

TN

vOG1

G2

+VDD

VC組成的多諧振蕩器υo1=1,υo=0時,電容充電,υI增加;υo1=0,υo=1時,電容放電,υI下降;υo1與υo反相,電容接在υo與υI之間:

2.工作原理電容充電vI假定電路初態(tài)：=1vO1=0vOvI=0V（1）t=0接通電源，電容尚未充電，電路處于第一暫穩(wěn)態(tài)vI當=VTH時，使電路進入第二暫穩(wěn)態(tài)，vo1=0,vo=vI=1vIvO1vOvIVDDVTH0ttvOVDD0電容放電vIvI當=VTH時，迅速使得vO1=VOH,vI=vO=VOL電路返回第一暫穩(wěn)態(tài)

2.工作原理vIvO1vO（2）進入第二暫穩(wěn)態(tài)瞬間，vo=VDD,vI=VDD+VTH

VDD+ΔV+vO1=vOL

T＝RC1n4≈1.4RC

由門電路組成的多諧振蕩器的振蕩周期T取決于R、C電路和VTH，頻率穩(wěn)定性較差。3.振蕩周期的計算vI(0+)0；vC()

VDD=RC,t=t2-t1T1:vI(0+)

VDD；vC()0

=RC,t=t3-t2T2:6.4.2環(huán)形振蕩器環(huán)形振蕩器就是利用延遲負反饋產生振蕩的。它是利用門電路的傳輸延遲時間將奇數個反相器首尾相接而構成的。1.最簡單的環(huán)形振蕩器圖6.4.56.4.2環(huán)形振蕩器vI1由于某種原因產生一微小正跳變，則經過G1門的傳輸時間tpd后，vI2產生幅度增大的負跳變，再經過G2門的傳輸時間tpd后，vI3產生幅度增大的正跳變，再經過G3門的傳輸時間tpd后，vo（vI1）產生幅度更大的負跳變，同理再經過3tpd后vI1跳變?yōu)楦唠娖健Ｖ芏鴱褪?，產生振蕩。工作原理：振蕩周期為其中tpd為反相器的傳輸延遲時間6.4.2環(huán)形振蕩器同理若將任何大于、等于3的奇數個反相器首尾相聯成環(huán)形電路，都你能產生自激振蕩，且周期為其中n為串聯反相器的個數改進電路如圖6.4.7(a)所示，其中增加了RC積分環(huán)節(jié)，加大了第二節(jié)的延遲時間圖6.4.5所示的環(huán)形振蕩器電路雖然簡單，但由于門電路的傳輸時間很小，故振蕩頻率很高，頻率很難調節(jié)。6.4.2環(huán)形振蕩器2.實用的環(huán)形振蕩器圖6.4.5圖6.4.7(a)但RC電路的充、放電的持續(xù)時間很短，為了獲取更大的延遲，將C的接地端改到G1的輸出端，如圖6.4.7(b)所示圖6.4.7(a)6.4.2環(huán)形振蕩器圖6.4.7(b)其中Rs為保護電阻6.4.3用施密特觸發(fā)器構成的多諧振蕩器0VT+VT-vivo6.4.3用施密特觸發(fā)器構成的多諧振蕩器T1=RCln————VDD-VT-VDD-VT+T2=RCln——VT+VT-T=T1+T2振蕩周期計算：用施密特觸發(fā)器構成的多諧振蕩器--占空比可調電路1CUIUOR2R1+充電經過R2，放電經過R1，T1=R2Cln————VDD-VT-VDD-VT+T2=R1Cln——VT+VT-q=T1/TT=T1+T2調節(jié)R1或R2，即可調節(jié)q6.4.4石英晶體多諧振蕩器6.4.4

石英晶體多諧振蕩器當UO的頻率f=fo時，反饋最強，電路才起振。fo的穩(wěn)定度極高，這就解決了多諧振蕩器的穩(wěn)頻問題。結果：f=fo。石英晶體多諧振蕩器的震蕩頻率取決于石英晶體的固有諧振頻率f0，而與外接電阻、電容無關。6.4.5石英晶體多諧振蕩器常用晶振:32768Hz=215Hz4.194304MHz=223Hz各種固有振蕩頻率fo的石英晶體已做成成品，可根據所購晶體的fo選擇電路的外接RF和C，fo一般都很高，應利用分頻器將fo分頻為所需頻率。6.4.5壓控振蕩