第二章-MCS-51單片機的結構

第二章MCS-51單片機的結構2.1MCS-51單片機的基本組成

2.3MCS-51單片機的引腳功能

2.2I/O端口結構

2.4時鐘電路及工作方式

教學目的和要求

本章主要介紹了MCS-51系列單片機的內部硬件結構，從怎樣應用單片機的角度考慮，詳細地敘述了單片機的硬件結構、性能、各個引腳的功能、存儲器配置、時鐘電路與時序及工作原理等?；窘M成MCS-51單片機芯片有許多種，其典型產品有8031、8051、8751等。下面以8051芯片為例說明MCS-51系列單片機的基本組成。

可編程全雙工串行口振蕩器和時序OSC外時鐘源程序存儲器4KBROM數(shù)據(jù)存儲器256BRAM/SFR2×16位定時器/計數(shù)器8051CPU64KB總線擴展控制器內中斷外中斷控制可編程I/O并行口串行通信外部事件計數(shù)圖2-18051單片機功能框圖

基本組成8051單片機內部結構和功能

1．中央處理器CPU

中央處理器CPU是單片機內部的核心部件，它決定了單片機的主要功能特性，由運算器和控制器兩大部分組成。（1）運算器運算器是計算機的運算部件，用于實現(xiàn)算術邏輯運算、位變量處理、移位和數(shù)據(jù)傳送等操作。它是以算術邏輯單元ALU為核心，加上累加器ACC、寄存器B、程序狀態(tài)字PSW以及十進制調整電路和專門用于位操作的布爾處理器等組成的。

基本組成8051單片機內部結構和功能

1．中央處理器CPU

（2）控制器

控制器是計算機的控制部件，它包括程序計數(shù)器PC、指令寄存器IR、指令譯碼器ID、數(shù)據(jù)指針DPTR、堆棧指針SP以及定時控制與條件轉移邏輯電路等。它對來自存儲器中的指令進行譯碼，并通過定時和控制電路在規(guī)定的時刻發(fā)出各種操作所需要的控制信號，使各部件協(xié)調工作，完成指令所規(guī)定的操作?；窘M成運算器

1)算術邏輯單元ALU(ArithmeticLogicUnit)

算術邏輯單元ALU(8位)用來完成二進制數(shù)的四則運算和布爾代數(shù)的邏輯運算。此外，通過對運算結果的判斷影響程序狀態(tài)標志寄存器的有關標志位。

2)累加器ACC(Accumulator)

累加器ACC為8位寄存器，是CPU中使用最頻繁的寄存器。它既可用于存放操作數(shù)，也可用來存放運算的中間結果?；窘M成運算器3)寄存器B

寄存器B是一個8位寄存器，是為ALU進行乘除運算設置的。在執(zhí)行乘法運算指令時,寄存器B用于存放其中一個乘數(shù)和乘積的高8位數(shù)；在執(zhí)行除法運算時，寄存器B用于存放除數(shù)和余數(shù)。此外，B寄存器也可作為一般的數(shù)據(jù)寄存器使用。

基本組成4)程序狀態(tài)字PSW(ProgramStatusWord)

程序狀態(tài)字PSW是一個8位特殊功能寄存器，它的各位包含了程序運行的狀態(tài)信息，以供程序查詢和判斷。PSW程序狀態(tài)字格式和含義如下：

①Cy(PSW.7)進位標志位。

②AC(PSW.6)輔助進位(或稱半進位)標志。

③F0(PSW.5)用戶標志位。

④RSl和RS0(PSW.4，PSW.3)工作寄存器組選擇位。

⑤OV(PSW.2)溢出標志位。

⑥F1(PSW.1)用戶標志位，同F(xiàn)0(PSW.5）。⑦P(PSW.0)此位為奇偶標志位。

D7HD6HD5HD4HD3HD2HD1HD0HCYACF0RS1RS0OVF1PPSW位地址字節(jié)地址D0H基本組成5)布爾處理器

MCS-51的CPU是8位微處理器，它還具有1位微處理器的功能。布爾處理器具有較強的布爾變量處理能力，以位(bit)為單位進行運算和操作。它以進位標志(Cy)作為累加位，以內部RAM中所有可位尋址的位作為操作位或存儲位，以P0～P3的各位作為I/O位，同時布爾處理器也有自己的指令系統(tǒng)。

基本組成控制器

1)程序計數(shù)器PCPC是一個16位計數(shù)器。實際上PC是程序存儲器的字節(jié)地址計數(shù)器，其內容是將要執(zhí)行的下一條指令的地址，尋址范圍達64KB。PC具有自動加1功能，從而實現(xiàn)程序的順序執(zhí)行?？梢酝ㄟ^轉移、調用、返回等指令改變其內容，以實現(xiàn)程序的轉移。

2)數(shù)據(jù)指針DPTR

數(shù)據(jù)指針DPTR為16位寄存器。它的功能是存放16位的地址，作為訪問外部程序存儲器和外部數(shù)據(jù)存儲器時的地址。編程時，DPTR既可按16位寄存器使用，也可以按兩個8位寄存器分開使用，即DPH為DPTR的高8位，DPL為DPTR的低8位。

基本組成

2．定時器/計數(shù)器

8051單片機內有兩個16位的定時器/計數(shù)器：定時器/計數(shù)器0和定時器/計數(shù)器1。它們分別由兩個8位寄存器組成，即TO由THO(高8位)和TL0(低8位)構成，同樣T1由THl(高8位)和TL1(低8位)構成，地址依次是8AH～8DH。這些寄存器用來存放定時或計數(shù)的初值?；窘M成3．串行口單片機內部有一個串行數(shù)據(jù)緩沖寄存器SBUF，它是可直接尋址的特殊功能寄存器，地址為99H。在機器內部實際是由兩個8位寄存器組成，一個作發(fā)送緩沖寄存器，另一個作接收緩沖寄存器，二者由讀寫信號區(qū)分，但都是使用同一個地址99H。單片機內部還有串行口控制寄存器SCON(98H)和電源控制及波特率選擇寄存器PCON(87H)，它們分別用于串行數(shù)據(jù)通信中控制和監(jiān)視串行口工作狀態(tài)以及串行口波特率的倍增控制。

基本組成4．中斷系統(tǒng)8051單片機共有5個中斷源(3個內部中斷，2個外部中斷），每個中斷分為高級和低級兩個優(yōu)先級別。它可以接收外部中斷申請、定時器/計數(shù)器申請和串行口申請，常用于實時控制、故障自動處理、計算機與外設間傳送數(shù)據(jù)及人機對話等。

基本組成存儲器結構

8051單片機在系統(tǒng)結構上采用哈佛型，它將程序和數(shù)據(jù)分別存放在兩個存儲器內，一個稱為程序存儲器，另一個稱為數(shù)據(jù)存儲器。因此，8051的存儲器在物理結構上分程序存儲器(ROM)和數(shù)據(jù)存儲器(RAM)，有四個物理上相互獨立的存儲空間，即片內ROM和片外ROM，片內RAM和片外RAM。

片外ROM

片內ROM=1片外ROM=0FFFFH1000H0FFFH0000H片外RAM或I/O口

0FFFFH0000H圖2-28051存儲器配置圖基本組成

從用戶使用的角度看，8051存儲空間分為三類：片內、片外統(tǒng)一編址0000H～0FFFFH的64KB的程序存儲器地址空間；256字節(jié)數(shù)據(jù)存儲器地址空間，地址從00H～0FFH；64KB片外數(shù)據(jù)存儲器或I/O口地址空間，地址也從0000H～0FFFFH。上述三個空間地址是重疊的，即程序存儲器中片內外低4KB地址重疊，數(shù)據(jù)存儲器與程序存儲器64KB地址全部重疊，雖然地址重疊，但由于采用了不同的操作指令及控制信號EA、PSEN的選擇，因此不會發(fā)生混亂。

基本組成1.程序存儲器

程序存儲器用來存放程序代碼和常數(shù)，分成片內、片外兩大部分，即片內ROM和片外ROM。其中，8051內部有4KB的ROM，地址范圍為0000H～0FFFH，片外用16位地址線擴充64KB的ROM，兩者統(tǒng)一編址。單片機要執(zhí)行程序，是從片內ROM取指令，還是從片外ROM取指令，首先由CPU引腳EA的電平高低來決定。當CPU的引腳EA接高電平時，PC在O000H～0FFFH范圍內，CPU從片內ROM取指令；而當PC大于0FFFH后，則自動轉向片外ROM去取指令。當引腳EA接低電平時，8051片內ROM不起作用，CPU只能從片外ROM取指令，地址可以從O000H開始編址。對于片內無ROM的8031、8032單片機，EA應接地，以便從外部擴展EPROM中取指令?；窘M成

2.片內數(shù)據(jù)存儲器

數(shù)據(jù)存儲器用來存放運算的中間結果、標志位，以及數(shù)據(jù)的暫存和緩沖等。它也分為片內和片外兩大部分，即片內RAM和片外RAM。8051片內數(shù)據(jù)存儲器最大可尋址256個單元，通常把這256個單元按功能劃分為低128單元(單元地址00H～7FH)和高128單元(單元地址80H～0FFH)

(1)片內數(shù)據(jù)存儲器低128單元低128低128單元共分為工作寄存器、位尋址區(qū)和數(shù)據(jù)緩沖區(qū)三個區(qū)域。工作寄存器區(qū)(00H～1FH)32個RAM單元共分四組，每組8個寄存單元(R0～R7)。寄存器常用于存放操作數(shù)及中間結果等。由于它們的功能及使用不作預先規(guī)定，因此稱為通用寄存器，也叫工作寄存器。四組通用寄存器占據(jù)內部RAM的00H～1FH單元地址?；窘M成

在任一時刻，CPU只能使用其中的一組寄存器，并且把正在使用的那組寄存器稱為當前寄存器組。當前寄存器組由程序狀態(tài)寄存器PSW中RS1、RS0位的狀態(tài)組合決定。非當前寄存器組可作為一般的數(shù)據(jù)緩沖器使用。圖2-38051內部數(shù)據(jù)寄存器配置圖

基本組成位尋址區(qū)(20H～2FH)

內部RAM的20H～2FH單元為位尋址區(qū)

，這16個單元(共計128位)的每一位都有一個8位表示的位地址，位尋址范圍為00H～7FH。位尋址區(qū)的每一個單元既可作為一般RAM單元使用，進行字節(jié)操作，也可以對單元中的每一位進行位操作。

用戶RAM區(qū)(30H～7FH)

供用戶使用的一般RAM區(qū)，也是數(shù)據(jù)緩沖區(qū)

，共80個單元。對用戶RAM區(qū)的使用沒有任何規(guī)定或限制，一般用于存放用戶數(shù)據(jù)及作堆棧區(qū)使用。

基本組成

(2)特殊功能寄存器

8051片內高128字節(jié)RAM中，除程序計數(shù)器PC外，還有21個特殊功能寄存器，又稱為專用寄存器(SFR)。它們離散地分布在80H～0FFHRAM空間中。特殊功能寄存器的字節(jié)尋址

8051片內21個特殊功能寄存器的名稱、符號及單元地址如表2-3所示。這里，對特殊功能寄存器的字節(jié)尋址問題需要說明的是：21個可字節(jié)尋址的特殊功能寄存器是不連續(xù)地分布在內部RAM高128單元之中，盡管還有許多空閑地址，

基本組成(2)特殊功能寄存器但對空閑地址的操作無意義，對用戶來講，這些單元是不存在的。對特殊功能寄存器只能使用直接尋址方式，書寫時既可使用寄存器符號，也可使用寄存器單元地址(例如：0FOH和B，0DOH和PSW，一般多使用寄存器符號，易于識別)。特殊功能寄存器的位尋址在這21個特殊功能寄存器中，有11個寄存器具有位尋址，即表2-3中帶*者?；窘M成寄存器名稱地址寄存器名稱*ACCE0H累加器*BF0HB寄存器*PSWD0H程序狀態(tài)字SP81H堆棧指示器DPL82H數(shù)據(jù)指針低8位DPH83H數(shù)據(jù)指針高8位*IEA8H中斷允許控制寄存器*IPB8H中斷優(yōu)先控制寄存器*P080HI/O口0*P190HI/O口1*P2A0HI/O口2*P3B0HI/O口3PCON87H電源控制及波特率選擇寄存器*SCON98H串行口控制寄存器SBUF99H串行口緩沖寄存器*TCON88H定時器控制寄存器TMOD89H定時器方式選擇寄存器TL08AH定時器0低8位TL18BH定時器1低8位TH08CH定時器0高8位TH18DH定時器1高8位表2-3MCS-51專用寄存器一覽表

基本組成

3.片外數(shù)據(jù)存儲器片外數(shù)據(jù)存儲器，即片外RAM，一般由靜態(tài)RAM芯片組成。用戶可根據(jù)需要確定擴展存儲器的容量，MCS-51單片機訪問片外RAM可用1個特殊功能寄存器——數(shù)據(jù)指針寄存器DPTR尋址。由于DPTR為16位，可尋址的范圍為0～64KB。因此，擴展片外RAM的最大容量是64KB。片外RAM地址范圍為0000H～0FFFFH，其中在0000H～00FFH區(qū)間與片內數(shù)據(jù)存儲器空間是重疊的。CPU使用MOV指令和MOVX指令加以區(qū)分。基本組成4.堆棧及堆棧指針堆棧是一種數(shù)據(jù)結構，所謂堆棧就是只允許在其一端進行數(shù)據(jù)插入和數(shù)據(jù)刪除操作的線性表。數(shù)據(jù)寫入堆棧稱為插入運算(PUSH)，也叫入棧。數(shù)據(jù)從堆棧中讀出稱為刪除運算(POP)，也叫出棧。堆棧的最大特點就是“后進先出”。常把后進先出寫為LIFO(Last-In-First-Out)。這里所說的進與出就是數(shù)據(jù)的入棧和出棧，即由于先入棧的數(shù)據(jù)存放在棧的底部，因此后出棧；而后入棧的數(shù)據(jù)存放在棧的頂部，因此先出棧。這跟往彈倉中壓入子彈和從彈倉中彈出子彈的情形非常類似?；窘M成

(1)堆棧的功能

堆棧是為程序調用和中斷操作而設立的，具體功能是保護斷點和保護現(xiàn)場。

(2)堆棧指針SP

堆棧有棧頂和棧底之分。棧底地址一經設定后固定不變，它決定了堆棧在RAM中的物理位置。為了指示棧頂?shù)刂?，要設置堆棧指針SP。SP的內容就是堆棧棧頂?shù)拇鎯卧刂贰?/p>

(3)堆棧使用方式堆棧的使用有兩種方式。一種是自動方式，即在調用子程序時，斷點地址自動進棧。另一種是指令方式，即使用專用的堆棧操作指令，執(zhí)行進出棧操作。I/O端口結構I/O端口結構

8051有四個8位并行接口P0～P3，共有32根I/O線。它們都具有雙向I/O功能，均可以作為數(shù)據(jù)輸入/輸出使用。每個接口內部都有一個8位數(shù)據(jù)輸出鎖存器、一個輸出驅動器和一個數(shù)據(jù)輸入緩沖器，因此，CPU數(shù)據(jù)從并行I/O接口輸出時可以得到鎖存，輸入時可以得到緩沖。I/O端口結構P0口結構及應用

1.結構

圖2-4是P0口某位的結構圖，它由1個輸出鎖存器、2個三態(tài)輸入緩沖器、1個輸出驅動電路和1個輸出控制電路組成。輸出驅動電路由一對FET（場效應管）T1、T2組成，輸出控制電路由一個與門電路、1個反相器和1路多路開關MUX組成。

DCPQQ-鎖存器T2T1P0.X

VCC

MUX讀鎖存器

內部總線

寫鎖存器

讀引腳

地址/數(shù)據(jù)控制圖2-4P0口某位結構I/O端口結構

2.應用

(1)P0口作為一般I/O口使用時上圖中的多路開關MUX的位置由CPU發(fā)出的控制信號決定。當MCS-51片外無擴展RAM、I/O、ROM時可作通用I/O口使用，此時CPU內部發(fā)出控制電平“0”信號封鎖與門，使輸出上拉場效應管T1截止，同時多路開關把輸出鎖存器端與輸出場效應管T2的柵極接通。此時P0即作為一般的I/O口使用。P0口作輸出口時

內部數(shù)據(jù)總線上的信息由寫脈沖（上升沿）鎖存至鎖存器中，故P0口與內部數(shù)據(jù)總線的信息是相同的。因輸出級是漏極開路電路，驅動NMOS或其他拉電流負載，要接上拉電阻。1）P0口作輸出口時內部數(shù)據(jù)線上的信息由鎖存至輸出鎖存器，輸入D＝0時，Q＝0時，而/Q＝1，T2導通，P0的引腳

輸出0，由此可見內部數(shù)據(jù)總線與P0端口是同相位的。

輸出驅動是漏極開路的電路，若要驅動NMOS或其它

拉電流負載時，需要外接上拉電阻。P0口中的輸出

可以驅動8個LSTTL負載。2）P0口作輸入口時端口有2個三態(tài)緩沖器用于讀操作。其中一個輸入

緩沖的輸入與端口引腳相連，故當執(zhí)行一條讀端口輸

入指令時，產生讀引腳的選通將三態(tài)門打開，端口引

腳上的數(shù)據(jù)經緩沖器讀入內部數(shù)據(jù)總線。上面的一個緩沖器并不能直接讀取端口引腳上的數(shù)據(jù)，而讀取輸出鎖存器Q端數(shù)據(jù)。Q端與引腳處的

數(shù)據(jù)是不一致的。結構上這樣安排的目的是為了適應

“讀－修改－寫”一類指令的需要。這類指令的特點

是：先讀端口，再對讀入的數(shù)據(jù)進行修改，然后再寫

到端口。例如邏輯指令：ANLP0,A在讀入端口數(shù)據(jù)時，由于輸出驅動管FET并接在端口

的引腳上，如果FET導通，輸出為低電平將會使輸入

的高電平拉成低電平，造成誤讀，所以在端口進行輸

入操作前，應先向端口輸出鎖存器寫入“1”，使/Q＝0，則輸出的兩個FET管子截止，引腳處于懸空

狀態(tài)，變?yōu)楦咦栎斎?。這就是所謂的準雙向I/O口。MCS-51的P0~P3都是準雙向I/O口。I/O端口結構I/O端口結構I/O端口結構P0口作輸入口時P0口作輸入口時I/O端口結構

(2)P0口作為地址/數(shù)據(jù)總線使用時

當MCS-51片外擴展有RAM、I/O口、ROM時，P0端口作為地址/數(shù)據(jù)總線使用，此時可分為兩種情況：

一種是以P0口引腳輸出地址/數(shù)據(jù)信息，這時CPU內部發(fā)出高電平的控制信號，打開與門，同時使多路開關MUX把CPU內部地址/數(shù)據(jù)總線反相后與輸出驅動場效應管T2的柵極接通。地址或數(shù)據(jù)通過T2輸出到引腳，當?shù)刂?數(shù)據(jù)為0時，與門輸出0，T1截止，而T2導通，引腳輸出0；當?shù)刂?數(shù)據(jù)為1時，與門輸出1，T1導通，T2截止，引腳輸出1。由于T1和T2兩個FET管處于反相，構成了推拉式的輸出電路，其負載能力大大增強。

另一種情況由P0口輸入數(shù)據(jù)，此時輸入的數(shù)據(jù)是從引腳通過輸入緩沖器進入內部總線。由于此時CPU自動向P0口輸出0FFH，上下FET均截止，保證高阻抗輸入。這時P0口是一個真正的雙向口。I/O端口結構P1口結構及應用DCPQQ-鎖存器讀鎖存器內部總線寫鎖存器讀引腳VCC

內部上拉電阻P1

T圖2-5P1口某位結構

I/O端口結構

因為P1口通常作為通用I/O口使用，所以在電路結構上與P0口有一些不同之處。首先它不再需要多路轉換開關MUX；其次是電路的內部有上拉電阻，與場效應管共同組成輸出驅動電路。為此P1口作為輸出口使用時，已能向外提供推拉電流負載，無需再外接上拉電阻。當P1口作為輸入口使用時，同樣也需先向其鎖存器寫入“1”，使輸出驅動電路的FET截止。

P2口結構及應用

P2口電路中比P1口多了一個多路轉換開關MUX，這又正好與P0口一樣。P2口可以作為通用I/O口使用。

P3口結構及應用

P3口的特點在于為適應引腳信號第二功能的需要，增加了第二功能控制邏輯。

引腳功能引腳信號功能介紹

1．電源引腳VSS和VCC

2．XTAL1和XTAL2是外接晶體引線端

3．控制信號引腳ALE、

PSEN、EA和RST4．I/O端口P0、P1、

P2和P3圖2-8MCS-51單片機芯片引腳圖引腳功能引腳信號的第二功能芯片的引腳數(shù)目受到工藝及標準化等因素的限制。MCS-51系列把芯片引腳數(shù)目限定為40條，但單片機為實現(xiàn)其功能所需要的信號數(shù)目卻超過此數(shù)，因此就出現(xiàn)了需要與可能的矛盾。為解決這個矛盾，給—些信號引腳賦以了雙重功能。前面介紹了信號引腳的第一功能，下面介紹某些信號引腳的第二功能。

引腳功能1．P3口線的第二功能。

口線

第二功能

信號名稱

P3.0

RXD串行數(shù)據(jù)接收

P3.1

TXD串行數(shù)據(jù)發(fā)送

P3.2

INT0外部中斷0申請

P3.3INT1外部中斷1申請

P3.4

T0定時器/計數(shù)器0計數(shù)輸入

P3.5

T1定時器/計數(shù)器1計數(shù)輸入

P3.6

WR外部RAM寫選通

P3.7

RD外部RAM讀選通

表2-5P3口線的第二功能

引腳功能2．EPROM存儲器程序固化所需要的信號有內部EPROM的單片機芯片(例如8751)，為寫入程序需要提供專門的編程脈沖和編程電壓。這些信號是由信號引腳第二功能提供的，即編程脈沖30腳(ALE/PROG)

編程電壓(21V)31腳(EA／VPP)3．備用電源

MCS-51單片機的備用電源是以第二功能的方式由9腳(RST／VPD)引入的。當主電源VCC發(fā)生故障或電壓降低到下限時，備用電源經此端向內部RAM提供電壓，以保護內部RAM中的信息不丟失。時鐘電路及工作方式

時鐘電路用于產生單片機工作所需要的時鐘信號，而時序所研究的是指令執(zhí)行中各個信號的相互關系。單片機本身就如一個復雜的同步時序電路，為了保證同步工作方式的實現(xiàn)，電路應在唯一的時鐘信號控制下嚴格地按時序進行工作。

時鐘電路及工作方式時鐘電路

1.時鐘信號的產生

2.引入外部脈沖信號

圖2-9時鐘振蕩電路

圖2-10外部脈沖源接