存儲(chǔ)器原理與接口

第5章存儲(chǔ)器原理與接口微機(jī)原理及應(yīng)用1主要內(nèi)容5.1存儲(chǔ)器分類5.2多層存儲(chǔ)結(jié)構(gòu)概念5.3主存儲(chǔ)器及存儲(chǔ)控制5.48086系統(tǒng)的存儲(chǔ)器組織5.5現(xiàn)代內(nèi)存芯片技術(shù)25.1存儲(chǔ)器分類5.1.1存儲(chǔ)系統(tǒng)的基本概念5.1.2存儲(chǔ)器的分類35.1.1存儲(chǔ)系統(tǒng)的基本概念一種接收、保存和取出信息（程序、數(shù)據(jù)、文件）的設(shè)備一種具有記憶功能的部件計(jì)算機(jī)的重要組成部分，是CUP最重要的系統(tǒng)資源之一CPU與存儲(chǔ)器的關(guān)系如下圖所示5.1存儲(chǔ)器分類存儲(chǔ)器4DSESSSCSIPPSW標(biāo)志寄存器執(zhí)行部件控制電路指令譯碼器4321數(shù)據(jù)暫存器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組指令隊(duì)列地址總線AB數(shù)據(jù)總線DB總線接口控制電路控制總線CB運(yùn)算器地址加法器地址譯碼器、、、指令1指令2指令3指令4、、、數(shù)據(jù)1數(shù)據(jù)29AH、、、存儲(chǔ)器CPU55.1.2存儲(chǔ)器的分類按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)分類按存儲(chǔ)器存取方式分類按在微機(jī)系統(tǒng)中位置分類5.1存儲(chǔ)器分類6按存放信息原理不同5.1.2存儲(chǔ)器的分類按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)分類磁芯存儲(chǔ)器、半導(dǎo)體存儲(chǔ)器、光電存儲(chǔ)器、磁膜、磁泡和其它磁表面存儲(chǔ)器以及光盤存儲(chǔ)器等按存儲(chǔ)器存取方式分類隨機(jī)存取存儲(chǔ)器RAM(RandomAccessMemory)

只讀存儲(chǔ)器ROM(Read-OnlyMemory)又稱讀寫存儲(chǔ)器，指能夠通過指令隨機(jī)地、個(gè)別地對(duì)其中各個(gè)單元進(jìn)行讀/寫操作的一類存儲(chǔ)器在微機(jī)系統(tǒng)的在線運(yùn)行過程中，只能對(duì)其進(jìn)行讀操作不能進(jìn)行寫操作的一類存儲(chǔ)器靜態(tài)RAM動(dòng)態(tài)RAM掩膜ROM（MROM）可編程ROM（PROM）可擦除編程ROM（EPROM）按工藝不同5.1存儲(chǔ)器分類75.1.2存儲(chǔ)器的分類按在微機(jī)系統(tǒng)中的位置分類主存儲(chǔ)器（內(nèi)存，MainMemory）輔助存儲(chǔ)器（外存，ExternalMemory）用來存放計(jì)算機(jī)正在執(zhí)行的或經(jīng)常使用的程序和數(shù)據(jù)。CPU可以直接對(duì)它進(jìn)行訪問。一般是由半導(dǎo)體存儲(chǔ)器構(gòu)成，通常裝在主板上。存取速度快，但容量有限，其大小受地址總線位數(shù)的限制。高速緩沖存儲(chǔ)器（緩存，CacheMemory）用來存放不經(jīng)常使用的程序和數(shù)據(jù)，CPU不能直接訪問它。屬計(jì)算機(jī)的外部設(shè)備,是為彌補(bǔ)內(nèi)存容量的不足而配置的，容量大，成本低，所存儲(chǔ)信息既可以修改也可以長期保存，但存取速度慢。需要配置專門的驅(qū)動(dòng)設(shè)備才能完成對(duì)它的訪問，如硬盤、軟盤驅(qū)動(dòng)器等位于主存與CPU之間，其存取速度非?？欤鎯?chǔ)容量更小，可用來解決存取速度與存儲(chǔ)容量之間的矛盾，提高整個(gè)系統(tǒng)的運(yùn)行速度

5.1存儲(chǔ)器分類85.1.2存儲(chǔ)器的分類小結(jié)5.1存儲(chǔ)器分類9掩膜ROM內(nèi)容只能讀出，不能改變.半導(dǎo)體廠家用掩膜技術(shù)寫入程序成本低，適用于批量生產(chǎn)不適用研究工作

PROM可編程ROM內(nèi)容只能讀出，不能改變.用戶使用特殊方法進(jìn)行編程，只能寫一次，一次編程不能修改。適用于批量生產(chǎn)不適用研究工作EPROM光可擦除PROM固化程序用紫外線光照5～15分鐘擦除，擦除后可以重新固化新的程序和數(shù)據(jù)。用戶可以對(duì)芯片進(jìn)行多次編程和擦除。適用于研究工作不適用于批量生產(chǎn)。E2PROM電可擦除PROM實(shí)現(xiàn)全片和字節(jié)擦寫改寫，作為非易失性RAM使用。集成度和速度不及EPROM，價(jià)格高，擦寫在原系統(tǒng)中在線進(jìn)行。FlashMemory快速電擦寫存儲(chǔ)器可以整體電擦除（時(shí)間1S）和按字節(jié)重新高速編程。CMOS低功耗；編程快（每個(gè)字節(jié)編程100μs整個(gè)芯片0.5s）；擦寫次數(shù)多（通?？蛇_(dá)到10萬）與E2PROM比較：容量大、價(jià)格低、可靠性高等優(yōu)勢。用于PC機(jī)內(nèi)裝操作系統(tǒng)和系統(tǒng)不能丟失初始功能的專門領(lǐng)域。需要周期性地修改被存儲(chǔ)的數(shù)據(jù)表的場合。分類信息存取方式特點(diǎn)用途只讀存儲(chǔ)器ROM分類10內(nèi)存的工作速度總是不能滿足CPU的需要，同時(shí)內(nèi)存在容量上總是落后于系統(tǒng)軟件和應(yīng)用軟件的需求。為了解決容量、速度、價(jià)格間的矛盾，建立起多層存儲(chǔ)結(jié)構(gòu)。金字塔結(jié)構(gòu)如下：5.2多層存儲(chǔ)結(jié)構(gòu)概念115.2多層存儲(chǔ)結(jié)構(gòu)概念CPU中的寄存器（通用寄存器）訪問速度最快、容量最小高速緩存CacheL1：微處理器內(nèi)部，訪問速度非?？霤acheL2：微處理器外，采用靜態(tài)隨機(jī)存儲(chǔ)器常說的“內(nèi)存”，DRAM、SDRAM、ROM、EPROM、E2PROM、FLASH……海量存儲(chǔ)器或輔助存儲(chǔ)器磁盤、磁帶、硬盤、光盤、U盤等Cache－主存層次解決CPU與主存速度上的差距主存－輔存層次解決存儲(chǔ)器大容量和低成本的矛盾125.3.1主存儲(chǔ)器主存儲(chǔ)器性能指標(biāo)主要有三項(xiàng)：

存儲(chǔ)容量、存儲(chǔ)速度、可靠性存儲(chǔ)容量：反映存儲(chǔ)器可存儲(chǔ)信息量的指標(biāo)。以字?jǐn)?shù)×字長表示 如某存儲(chǔ)器存儲(chǔ)容量為64K×8位，即64K字節(jié)存儲(chǔ)速度：完成一次訪問（讀/寫）存儲(chǔ)器的時(shí)間可靠性：用平均故障間隔時(shí)間來衡量存取時(shí)間TA（AccessTime）表示啟動(dòng)一次存儲(chǔ)操作到完成該操作所經(jīng)歷時(shí)間存儲(chǔ)周期TMC（MemoryCycle）兩次獨(dú)立的存儲(chǔ)操作之間所需的最小時(shí)間間隔。5.3主存儲(chǔ)器及存儲(chǔ)控制135.3.1主存儲(chǔ)器

存儲(chǔ)器地址寄存器（MAR）

——k條地址線，2k個(gè)可尋址單元存儲(chǔ)器緩沖寄存器(MBR)

——n條數(shù)據(jù)線，字長

5.3主存儲(chǔ)器及存儲(chǔ)控制主存儲(chǔ)器和CPU間的數(shù)據(jù)傳輸通過：145.3.1主存儲(chǔ)器

基本操作：讀或?qū)?.3主存儲(chǔ)器及存儲(chǔ)控制2k155.3主存儲(chǔ)器及存儲(chǔ)控制5.3.2主存儲(chǔ)器的基本組成存儲(chǔ)體外圍電路地址譯碼方式基本存儲(chǔ)電路的組合，矩陣形式保存數(shù)據(jù)多字一位片、多字多位片

地址譯碼器——接受CPU送來的地址信號(hào)并對(duì)它進(jìn)行譯碼，選擇與此地址碼相對(duì)應(yīng)的存儲(chǔ)單元，以便對(duì)該單元進(jìn)行讀／寫操作

I/O電路——控制信息的讀出與寫入（包含對(duì)I/O信號(hào)的驅(qū)動(dòng)及放大處理功能）片選控制端CS——用以實(shí)現(xiàn)芯片的選擇集電極開路或三態(tài)輸出緩沖器

單譯碼——n根地址輸入經(jīng)全譯碼有2n個(gè)輸出線復(fù)合譯碼——X地址線和Y地址線相“與” 165.3主存儲(chǔ)器及存儲(chǔ)控制5.3.2主存儲(chǔ)器的基本組成17存儲(chǔ)器芯片與CPU的連接存儲(chǔ)芯片的擴(kuò)展如何用容量較小、字長較短的芯片組成微機(jī)系統(tǒng)所需容量和字長的存儲(chǔ)器？5.48086系統(tǒng)的存儲(chǔ)器組織185.48086系統(tǒng)的存儲(chǔ)器組織5.4.18085CPU的存儲(chǔ)器接口要由地址總線給出地址信號(hào)，選擇要進(jìn)行讀/寫操作的存儲(chǔ)單元通過控制總線發(fā)出相應(yīng)的讀/寫控制信號(hào)在數(shù)據(jù)總線上進(jìn)行數(shù)據(jù)交換址線的連接數(shù)據(jù)線的連接控制線的連接

CPU總線的負(fù)載能力

CPU與存儲(chǔ)器工作速度的匹配存儲(chǔ)器的地址分配和片選問題控制信號(hào)的連接1.CPU與存儲(chǔ)器之間的連接CPU對(duì)存儲(chǔ)器進(jìn)行讀寫操作過程：存儲(chǔ)器芯片與CPU之間的連接，實(shí)質(zhì)上就是其與系統(tǒng)總線的連接：在連接中要考慮以下問題：19D15～D0數(shù)據(jù)線：高8位、低8位、16位數(shù)據(jù)

A19～A0地址線：1M字節(jié)

M/IO存儲(chǔ)器或I/O端口訪問信號(hào)RD讀信號(hào)：從內(nèi)存讀信息WR寫信號(hào)：往內(nèi)存寫信息BHE總線高字節(jié)有效信號(hào)5.48086系統(tǒng)的存儲(chǔ)器組織5.4.18085CPU的存儲(chǔ)器接口2.CPU提供的信號(hào)線205.48086系統(tǒng)的存儲(chǔ)器組織5.4.2存儲(chǔ)芯片的擴(kuò)展1.ROM擴(kuò)展電路只讀存儲(chǔ)器，16位數(shù)據(jù)EPROM型號(hào)：容量——27后面的數(shù)字除以8,KB

如芯片型號(hào)為2716的EPROM容量為16/8=2KB（11根地址線）總線部分?jǐn)?shù)據(jù)線：D0~D7，地址線：A0~An－1電源部分電源線和地線：VCC、GND編程電壓：VPP（12V）控制部分讀控制線：OE片選線：CS21【例5-1】設(shè)計(jì)一個(gè)擴(kuò)展ROM電路，容量為32K字，地址從00000H開始5.48086系統(tǒng)的存儲(chǔ)器組織5.4.2存儲(chǔ)芯片的擴(kuò)展1.ROM擴(kuò)展電路32K字＝64KB,如果選擇27256（256/8＝32KB）需要2片，其中一片存儲(chǔ)低8位信息，接CPU數(shù)據(jù)線D0~D7；另一片存儲(chǔ)高8位信息，接CPU數(shù)據(jù)線D8~D15設(shè)計(jì)步驟：選片地址從00000H開始的64KB，其地址范圍為00000H~0FFFFH確定地址范圍225.48086系統(tǒng)的存儲(chǔ)器組織5.4.2存儲(chǔ)芯片的擴(kuò)展1.ROM擴(kuò)展電路當(dāng)CPU的低位地址線A15~A0從0000H~FFFFH，其高位地址A19~A16保持不變，仍為0H。這就提示我們，片選信號(hào)由A19~A16產(chǎn)生。當(dāng)其為0H時(shí)，片選信號(hào)有效

CPU的A15~A0作為EPROM的片內(nèi)單元的譯碼線，可以尋址64KB（216），應(yīng)直接與芯片27256的地址輸入線A14~A0相連接。當(dāng)其發(fā)生變化時(shí)，可以選中芯片內(nèi)的任一指定單元確定CS信號(hào)CPU的A15~A0與芯片27256的地址輸入線A14~A0如何相連？

8086CPU是一個(gè)16位的CPU，可以進(jìn)行16位操作。8086CPU在讀數(shù)據(jù)時(shí)，是16位的操作，同時(shí)讀一個(gè)偶地址單元和奇地址單元。這就表明，CPU的地址線A0是不能參與地址譯碼的，因?yàn)橐坏〢0參與譯碼，就會(huì)區(qū)分奇、偶地址，這樣就不可能同時(shí)讀出兩個(gè)單元的內(nèi)容A0地址線235.48086系統(tǒng)的存儲(chǔ)器組織5.4.2存儲(chǔ)芯片的擴(kuò)展1.ROM擴(kuò)展電路奇片偶片245.48086系統(tǒng)的存儲(chǔ)器組織5.4.2存儲(chǔ)芯片的擴(kuò)展1.ROM擴(kuò)展電路1）CPU通過其地址線發(fā)地址信息00000H2）M/IO有效，表示地址線上的信息位內(nèi)存地址3）CS信號(hào)有效，兩片EPROM都可以工作，同時(shí)由于A15~A1全為0，兩個(gè)芯片的第0號(hào)單元均被選中CPU發(fā)讀信號(hào)，RD有效，數(shù)據(jù)從兩片EPROM的0號(hào)單元通過數(shù)據(jù)線D15~D0傳輸?shù)紺PU若DS=0000H,當(dāng)CPU執(zhí)行指令MOVAX,[0000H]時(shí)

CPU實(shí)際對(duì)以下單元進(jìn)行了操作：對(duì)偶片的第0號(hào)單元00000H

奇片的第0號(hào)單元00001H 255.48086系統(tǒng)的存儲(chǔ)器組織5.4.2存儲(chǔ)芯片的擴(kuò)展2.RAM擴(kuò)展電路讀寫存儲(chǔ)器，16位數(shù)據(jù)，高8位，低8位靜態(tài)RAM型號(hào)：容量——61或62后面的數(shù)字除以8,KB

如芯片型號(hào)為6264的RAM容量為64/8=8KB總線部分?jǐn)?shù)據(jù)線：D0~D7；地址線：A0~An-1電源部分電源線和地線：VCC、GND控制部分寫控制線：WR讀控制線：OE片選線：CS26【例5-2】設(shè)計(jì)一個(gè)擴(kuò)展RAM電路，容量為32K字，地址從10000H開始，芯片采 用62256地址從10000H開始的64KB，其地址范圍為10000H~1FFFFH5.48086系統(tǒng)的存儲(chǔ)器組織5.4.2存儲(chǔ)芯片的擴(kuò)展2.RAM擴(kuò)展電路設(shè)計(jì)步驟：確定芯片個(gè)數(shù)32K字＝64KB,如果選擇62256（256/8＝32KB）需要2片，其中一片存儲(chǔ)低8位信息（偶片），接CPU數(shù)據(jù)線D0~D7;另一片存儲(chǔ)高8位信息（奇片），接CPU數(shù)據(jù)線D8~D15確定地址范圍275.48086系統(tǒng)的存儲(chǔ)器組織5.4.2存儲(chǔ)芯片的擴(kuò)展2、RAM擴(kuò)展電路當(dāng)CPU的低位地址線A15~A0從0000H~FFFFH，其高位地址A19~A16保持不變，仍為1H。這就提示我們，片選信號(hào)由A19~A16產(chǎn)生。當(dāng)其為1H時(shí)，片選信號(hào)有效。

CPU的A15~A0作為RAM的片內(nèi)單元的譯碼線，可以尋址64KB（216），應(yīng)直接與芯片27256的地址輸入線A14~A0相連接。當(dāng)其發(fā)生變化時(shí)，可以選中芯片內(nèi)的任一指定單元確定CS信號(hào)A0地址線285.48086系統(tǒng)的存儲(chǔ)器組織5.4.2存儲(chǔ)芯片的擴(kuò)展2.RAM擴(kuò)展電路奇片偶片295.48086系統(tǒng)的存儲(chǔ)器組織5.4.2存儲(chǔ)芯片的擴(kuò)展2.RAM擴(kuò)展電路若DS=0001H,當(dāng)CPU執(zhí)行指令MOV[0000H],AX時(shí)

AX內(nèi)容進(jìn)入數(shù)據(jù)線D15~D0，地址線除D16=1外，A19~A7和A15~A1全為0，BHE和A0也為0，WR有效，這樣兩片RAM都可以工作，兩個(gè)芯片的第0號(hào)單元均被選中，16位數(shù)據(jù)低8位和高8位分別進(jìn)入偶片RAM和奇片RAM的第0號(hào)單元。若DS=0001H,當(dāng)CPU執(zhí)行指令MOV[0001H],AL時(shí)

AL內(nèi)容進(jìn)入數(shù)據(jù)線D15~D8，地址線除D16=1外，A19~A1全為0，BHE為0，A0為1，WR有效，這樣奇片RAM工作，數(shù)據(jù)進(jìn)入奇片RAM的第0號(hào)單元。MOV[0000H],AL自行分析305.48086系統(tǒng)的存儲(chǔ)器組織ROM與RAM的區(qū)別：ROM正常工作時(shí)，CPU對(duì)它只作讀操作，即總是16位的操作RAM的操作復(fù)雜

讀：16位、高8位、低8位寫：16位、高8位、低8位315.48086系統(tǒng)的存儲(chǔ)器組織5.4.2存儲(chǔ)芯片的擴(kuò)展3.三－八譯碼器74LS138以上設(shè)計(jì)的CS信號(hào)都是由組合邏輯電路產(chǎn)生，實(shí)際應(yīng)用時(shí)也可以由譯碼器產(chǎn)生。常用的譯碼芯片是74LS138譯碼器功能是3→8譯碼器有三個(gè)“選擇輸入端”C、B、A選擇8個(gè)輸出端Y7~Y0三個(gè)“使能輸入端”G1、G2A、G2B32輸入輸出使能選擇G1G2AG2BCBAY7Y6Y5Y4Y3Y2Y1Y01000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111其它XXX1111111174LS138功能表

335.48086系統(tǒng)的存儲(chǔ)器組織5.4.2存儲(chǔ)芯片的擴(kuò)展3.三－八譯碼器74LS138奇片偶片345.5現(xiàn)代內(nèi)存芯片技術(shù)同步SRAM在統(tǒng)一時(shí)鐘的控制下同步操作，一般支持突發(fā)操作FIFO先進(jìn)先出Multi-SRAM具有多數(shù)據(jù)端口非揮發(fā)SRAM(NVSRAM)靜態(tài)加后備電源類SRAM用動(dòng)態(tài)RAM，內(nèi)部加刷新電路FPMDRAM快速操作時(shí)維持地址不變，由連續(xù)的CAS信號(hào)對(duì)不同的列地址進(jìn)行操作EDODRAM省略了用于行地址建立和保持的時(shí)間以及行、列地址復(fù)合時(shí)間，以提高訪問速度SDRAM針對(duì)存儲(chǔ)器訪問的所有操作（地址譯碼、數(shù)據(jù)的讀出或?qū)懭氲龋┚诮y(tǒng)一時(shí)鐘的控制下同步進(jìn)行RDRAM（突發(fā)存取的高速動(dòng)態(tài)隨機(jī)存儲(chǔ)器）采用Rambus信號(hào)標(biāo)準(zhǔn)，允許多個(gè)設(shè)備同時(shí)以高速的帶寬隨機(jī)尋址存儲(chǔ)器，進(jìn)行高速數(shù)據(jù)傳輸1.靜態(tài)RAM2.動(dòng)態(tài)RAM355.5現(xiàn)代內(nèi)存芯片技術(shù)DRAM內(nèi)存條的種類SIMM——SingleInlineMemoryModule單列直插式內(nèi)存模塊72線：32位數(shù)據(jù)、12位行列公用地址、RAS、CAS等

在Pentium微型機(jī)中必須成對(duì)使用365.5現(xiàn)代內(nèi)存芯片技術(shù)DRAM內(nèi)存條的種類DIMM——DualInlineMemoryModule雙列直插式內(nèi)存模塊168線：64位數(shù)據(jù)、14位行列公用地址、RAS、CAS等

可單數(shù)使用37習(xí)題解答：在8086系統(tǒng)中，試用4K×8位的EPROM2732和2K×8位的靜態(tài)6116以及74LS138譯碼器，構(gòu)成一個(gè)16KB的ROM（從F0000H開始）和8KB的RAM（從C0000H開始），設(shè)8086工作于最小模式。畫出硬件連接圖，寫出ROM和RAM的地址范圍。38設(shè)計(jì)步驟：確定芯片個(gè)數(shù)16KB=8K字，選用4K×8位的EPROM2732需要4片，其中2片存儲(chǔ)低8位信息（偶片），接CPU數(shù)據(jù)線D0~D7;另2片存儲(chǔ)高8位信息（奇片），接CPU數(shù)據(jù)線D8~D15（1）ROM

（2）RAM

8KB=4K字,2K×8位的靜態(tài)6116需要4片，其中2片存儲(chǔ)低8位信息（偶片），接CPU數(shù)據(jù)線D0~D7;另2片存儲(chǔ)高8位信息（奇片），接CPU數(shù)據(jù)線D8~D15由8086存儲(chǔ)器結(jié)構(gòu)特點(diǎn)確定：ROM正常工作時(shí)，CPU對(duì)它只作讀操作，即總是16位的操作RAM的操作復(fù)雜

讀：16位、高8位、低8位寫：16位、高8位、低8位39地址從F0000H開始的16KB，其地址范圍為F0000H~F3FFFH設(shè)計(jì)步驟：確定地址范圍（1）ROM

（2）RAM

A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A011110000000000000000111100011111111111111111001000000000000011110011111111111111ROM1,28KBROM3,48KBA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A01100000000000000000011000000

11111111111111000001

00000000000011000001

11111