教案15(數(shù)字電路)課件

復(fù)習(xí)1、時序邏輯電路特點(diǎn)：任意時刻的輸出不僅取決于該時刻的輸入，而且還與電路原來的狀態(tài)有關(guān)。具有記憶功能。2、時序邏輯電路組成：由組合邏輯電路和存儲電路兩部分組成，其中存儲電路必不可少。3、時序邏輯電路分類：按照存儲電路中觸發(fā)器的動作特點(diǎn)不同可分為：同步時序電路和異步時序電路。按照輸出信號的特點(diǎn)，分為米利(Mealy)型和穆爾(Moore)型兩種。4、描述時序電路的方法：狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和5、同步時序邏輯電路分析。6.3若干常用的時序邏輯電路時序邏輯電路寄存器和移位寄存器計(jì)數(shù)器順序脈沖發(fā)生器學(xué)習(xí)要求：1.掌握寄存器和移位寄存器的概念并會使用；2.掌握計(jì)數(shù)器概念，熟練掌握中規(guī)模集成計(jì)數(shù)器74160和74161的功能，熟練掌握用160及161設(shè)計(jì)任意進(jìn)制計(jì)數(shù)器的方法。序列信號發(fā)生器**自學(xué)掌握6.3.1寄存器和移位寄存器1、定義：用于存儲二進(jìn)制代碼的電路。一個觸發(fā)器能存儲一位二進(jìn)制代碼，所以N位寄存器需由N個觸發(fā)器組成。寄存器是計(jì)算機(jī)的主要部件之一，它用來暫時存放數(shù)據(jù)或指令。一、寄存器2、寄存器實(shí)例：四位寄存器74HC175功能：異步清零；同步置數(shù)。特點(diǎn)：并行輸入、并行輸出；觸發(fā)器為邊沿觸發(fā)器，抗干擾能力強(qiáng)。（2）根據(jù)移位數(shù)據(jù)的輸入－輸出方式，又分為四種：FFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出FFFFFFFFFFFFFFFF具有存儲+移位功能3、移位寄存器實(shí)例（1）D觸發(fā)器組成的4位移位寄存器：

1011因?yàn)橛|發(fā)器有延遲時間所以當(dāng)移位脈沖上升沿到達(dá)時，各觸發(fā)器按前一級觸發(fā)器原來的狀態(tài)翻轉(zhuǎn)數(shù)據(jù)依次右移一位000100100101（2）4位雙向移位寄存器：74LS194A

具有置0、保持、右移位、左移位及并入串入、并出串出的功能。

DIR—右移串行輸入DIL—左移串行輸入D0D1D2D3—并行輸入RD′—異步置0端（低電平有效）S0、S1—控制端RD′S1S0工作狀態(tài)0XX置零100保持101右移110左移111并行輸入功能表Q0Q1Q2Q3—并行輸出例6.3.1的電路（P276)S1S0=00,保持S1S0=01,右移S1S0=10,左移S1S0=11,并入74LS194A功能Y=M×8+N×2一、計(jì)數(shù)器定義、分類；二、用T、T′觸發(fā)器構(gòu)成二進(jìn)制加/減計(jì)數(shù)器的規(guī)律；三、主要中規(guī)模計(jì)數(shù)器（74LS160/161）芯片介紹；四、任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法－計(jì)數(shù)器的設(shè)計(jì)。五、移位寄存器型計(jì)數(shù)器。6.3.2計(jì)數(shù)器一、計(jì)數(shù)器的定義、分類1、定義：用來累計(jì)時鐘脈沖個數(shù)的邏輯電路。2、分類：①按工作方式分：

同步計(jì)數(shù)器和異步計(jì)數(shù)器；②按功能分：加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。③按照計(jì)數(shù)過程中數(shù)字的編碼方式分：二進(jìn)制計(jì)數(shù)器、二-十進(jìn)制計(jì)數(shù)器、循環(huán)碼計(jì)數(shù)器等。④按照計(jì)數(shù)容量可分為：十進(jìn)制計(jì)數(shù)器、十六進(jìn)制計(jì)數(shù)器、N進(jìn)制計(jì)數(shù)器等。計(jì)數(shù)器中能計(jì)到的最大數(shù)。n位二進(jìn)制計(jì)數(shù)器的容量為2n–1,也稱為模2n的計(jì)數(shù)器3、計(jì)數(shù)器的作用：累計(jì)輸入脈沖的個數(shù)；用于定時、分頻、產(chǎn)生節(jié)拍脈沖及進(jìn)行數(shù)字運(yùn)算等等。所以，若用T觸發(fā)器構(gòu)成計(jì)數(shù)器，則第i位觸發(fā)器輸入端Ti的邏輯式應(yīng)為：思考：若用T′觸發(fā)器實(shí)現(xiàn)二進(jìn)制加法計(jì)數(shù)器，應(yīng)如何處理？實(shí)現(xiàn)電路見課本P283頁同步二進(jìn)制加法計(jì)數(shù)器的時序圖：CLKQ0Q1Q2Q3Q0的輸出的波形的頻率是CLK的1/2。Q1的輸出的波形的頻率是CLK的1/4。Q2的輸出的波形的頻率是CLK的1/8。Q3的輸出的波形的頻率是CLK的1/16。二分頻四分頻八分頻十六分頻分頻器12345678910111213141516根據(jù)狀態(tài)轉(zhuǎn)換表得翻轉(zhuǎn)規(guī)律：Q0觸發(fā)器，每來一個時鐘，翻轉(zhuǎn)一次；Qi觸發(fā)器，當(dāng)Q0…Qi-1初態(tài)為0且來時鐘時，翻轉(zhuǎn)，否則保持；2、用T、T′觸發(fā)器構(gòu)成同步二進(jìn)制減法計(jì)數(shù)器：00

0

0

0115000

1014001

001300

1

101201

0

0011010

1010011

0090

1

1

1081

0

0

007100

106101

00510

1

10411

0

003110

102111

0011

1

1

101600001CPQ3Q2Q1Q0BCPQ3Q2Q1Q0B四位二進(jìn)制減法計(jì)數(shù)器狀態(tài)轉(zhuǎn)換表

0000

001000

102001

00300

1

104010

005010

106011

0070

1

1

1081

0

0

009100

11CPQ3Q2Q1Q0C10000

00加法計(jì)數(shù)器0000

019000

108001

00700

1

106010

005010

104011

0030

1

1

1021

0

0

001100

10CPQ3Q2Q1Q0B10000

00減法計(jì)數(shù)器詳細(xì)的工作原理，見課本P287~2943、十進(jìn)制計(jì)數(shù)器1、寄存器及移位寄存器的概念；2、計(jì)數(shù)器的概念、分類；3、用T、T′觸發(fā)器構(gòu)成二進(jìn)制加、減計(jì)數(shù)器的規(guī)律。習(xí)題討論課：6.10小結(jié)下次講：6.3.2三、四P348題6.10A3