DDS信號(hào)發(fā)生器70655課件

2010年7月DDS信號(hào)發(fā)生器的設(shè)計(jì)設(shè)計(jì)題目

采用DDS技術(shù)設(shè)計(jì)一個(gè)信號(hào)發(fā)生器

設(shè)計(jì)要求如下：（1）具有產(chǎn)生正弦波、方波和三角波3種周期性波形；（2）輸出信號(hào)頻率范圍10Hz~5MHz，頻率步進(jìn)間隔≤1Hz；（3）輸出信號(hào)幅值范圍0~10V（峰—峰值），波形幅值和偏移量可調(diào)；（4）具有穩(wěn)幅輸出功能，當(dāng)負(fù)載變化時(shí)，輸出電壓幅度變化不大于±3%（負(fù)載電阻變化范圍：50Ω~∞）；（5）具有顯示輸出波形類型、重復(fù)頻率等功能。

將2π切割成2N等份作為最小量化單位，從而得到△θ的數(shù)字量M為：直接數(shù)字頻率合成的原理

用頻率為fclk的基準(zhǔn)時(shí)鐘對(duì)正弦信號(hào)進(jìn)行抽樣

當(dāng)M取1時(shí)，可以得到輸出信號(hào)的最小頻率步進(jìn)為

由于正弦函數(shù)為非線性函數(shù)，很難實(shí)時(shí)計(jì)算，一般通過(guò)查表的方法來(lái)快速獲得函數(shù)值。直接數(shù)字頻率合成的原理

DDS正弦信號(hào)發(fā)生器原理框圖

直接數(shù)字頻率合成的原理

專用DDS集成芯片——AD9850

專用DDS集成芯片——AD9850

正弦信號(hào)的輸出頻率與頻率控制字之間的關(guān)系由下式確定：fCLKIN為AD9850外部輸入的參考時(shí)鐘，最高頻率為125MHz。M為4字節(jié)的頻率控制字，就是W1~W4。

問(wèn)題：如要產(chǎn)生50Hz的正弦波，計(jì)算4字節(jié)的頻率字。AD9850實(shí)現(xiàn)的DDS信號(hào)發(fā)生器硬件電路設(shè)計(jì)LT6600-10內(nèi)部還有一全差分放大器，通過(guò)改變R4和R5的阻值可獲得不同的放大倍數(shù)。

當(dāng)R4和R5取相同阻值時(shí)，內(nèi)部差分放大器的增益為402Ω/R4

AD9850實(shí)現(xiàn)的DDS信號(hào)發(fā)生器硬件電路設(shè)計(jì)

LT6600-10為單片集成開關(guān)電容低通濾波器，截止頻率為10MHz。從LT6600-10輸入和輸出信號(hào)波形比較：AD9850實(shí)現(xiàn)的DDS信號(hào)發(fā)生器硬件電路設(shè)計(jì)AD9850控制字傳送時(shí)序圖

W0為相位控制字，W1~W4為32位頻率字AD9850實(shí)現(xiàn)的DDS信號(hào)發(fā)生器程序設(shè)計(jì)AD9850實(shí)現(xiàn)的DDS信號(hào)發(fā)生器程序設(shè)計(jì)SEND： CLR W_CLK CLR FQ_UD MOV R0，#38H MOV R7，#05HSEND0：MOV R6，#08H

MOV A，@R0SEND1： RRC A MOV DIN，C SETB W_CLK CLR W_CLK DJNZ R6，SEND1 DEC R0 DJNZ R7，SEND0 SETB FQ_UD NOP NOP NOP NOP CLR FQ_UD RET1方案設(shè)計(jì)

單片機(jī)+FPGA實(shí)現(xiàn)的DDS信號(hào)發(fā)生器單片機(jī)子系統(tǒng)的軟硬件設(shè)計(jì)單片機(jī)子系統(tǒng)硬件設(shè)計(jì)

單片機(jī)子系統(tǒng)軟件設(shè)計(jì)

DDS子系統(tǒng)設(shè)計(jì)

高速D/A轉(zhuǎn)換電路設(shè)計(jì)

FPGA內(nèi)部邏輯設(shè)計(jì)

模擬子系統(tǒng)設(shè)計(jì)

濾波器的設(shè)計(jì)

信號(hào)放大電路的設(shè)計(jì)

驅(qū)動(dòng)電路的設(shè)計(jì)（4）DDS信號(hào)的質(zhì)量DDS信號(hào)源的質(zhì)量可用信號(hào)的失真度THD（TotalHarmonicDistortion，也稱總諧波系數(shù)）來(lái)表示。

X：采樣點(diǎn)數(shù)，n：DAC字長(zhǎng)D/A選用8位字寬，一個(gè)周期的樣本數(shù)取256，失真度為0.72%。一個(gè)周期的樣本數(shù)為20，失真度約為6.4%。一個(gè)周期的樣本數(shù)為4，失真度達(dá)到48.3%主要技術(shù)指標(biāo)分析和確定DDS子系統(tǒng)參數(shù)的確定（1）系統(tǒng)時(shí)鐘頻率：40MHz；（2）頻率控制字的位寬：32位；（3）相位累加器的位寬：32位；（4）波形存儲(chǔ)器的地址位寬：8位；（5）波形存儲(chǔ)器的數(shù)據(jù)位寬：8位。最小頻率步進(jìn)值

單片機(jī)子系統(tǒng)硬件設(shè)計(jì)鍵盤顯示電路AD9708時(shí)序DDS子系統(tǒng)頂層原理圖

頻率字接收模塊

差分放大電路的設(shè)計(jì)

模擬子系統(tǒng)設(shè)計(jì)

模擬子系統(tǒng)設(shè)計(jì)

驅(qū)動(dòng)電路設(shè)計(jì)

模擬子系統(tǒng)設(shè)計(jì)

單片機(jī)子系統(tǒng)軟件設(shè)計(jì)軟件主要功能：人機(jī)接口：波形選擇，頻率設(shè)置向FPGA傳送波形數(shù)據(jù)和頻率控制字頁(yè)面2

頁(yè)面3頁(yè)面1

LCD顯示畫面設(shè)計(jì)按鍵的定義

主程序流程圖鍵盤中斷服務(wù)程序流程圖

給定頻率轉(zhuǎn)化為4字節(jié)的頻率控制字

N為字寬，取3