IC工藝技術(shù)1-引言和硅襯底課件

集成電路工藝技術(shù)

系列講座集成電路工藝技術(shù)講座

第一講集成電路工藝技術(shù)引言和

硅襯底材料引言集成電路工藝技術(shù)發(fā)展趨勢(shì)器件等比例縮小原理平面工藝單項(xiàng)工藝工藝整合集成電路制造環(huán)境講座安排IC技術(shù)發(fā)展趨勢(shì)(1)

特征線寬隨年代縮小IC技術(shù)發(fā)展趨勢(shì)(1)

特征線寬隨年代縮小19881992199519971999200120022005CD(um)1.00.50.350.250.180.150.130.10IC技術(shù)發(fā)展趨勢(shì)(1)

集成度不斷提高－摩爾定律IC技術(shù)發(fā)展趨勢(shì)(3)

CPU運(yùn)算能力年代CPU型號(hào)運(yùn)算能力(MIPS)19822861198838681991486201995Pentium1001996Pentium-22501998Pentium-38002001Pentium-42000IC技術(shù)發(fā)展趨勢(shì)(4)

結(jié)構(gòu)復(fù)雜化功能多元化BipolarCMOSBiCMOSDMOSBCDIC技術(shù)發(fā)展趨勢(shì)(5)

芯片價(jià)格不斷降低基本長(zhǎng)溝道MOSFET器件VDPn+n+Qn(y)=-[Vg-V(y)-2]Co+2qNa[2+V(y)]dV=IDdR=IDdy/ZQn(y)ID=Z/LCo{(VG-2-VD/2)VD-2/32qNa/Co

[(VD+

2)2/3-(2)2/3]}

QnVG短溝道效應(yīng)開(kāi)啟電壓降低輸出飽和特性差LVtVdsIds短溝道效應(yīng)亞開(kāi)啟電流增加VgIdVd=4V1V0.1VMOSFET等比例縮小規(guī)則參數(shù)變量縮小因子幾何尺寸W,L,tox,xj1/λ電壓VDS,VGS1/k摻雜濃度NA,NDλ2/k電場(chǎng)Eλ/k電流IDSλ/k2門延遲Tk/λ2恒電場(chǎng)和恒電壓縮小參數(shù)變量恒電場(chǎng)恒電壓幾何尺寸W,L,tox,xj1/λ1/λ電壓VDS,VGS1/λ1摻雜濃度NA,NDλλ2電場(chǎng)E1λ電流IDS1/λλ門延遲T1/λ1/λ2雙極型晶體管的等比例縮小發(fā)射極條寬k基區(qū)摻雜濃度k1.6集電區(qū)摻雜濃度k2基區(qū)寬度k0.8集電區(qū)電流密度k2門電路延遲時(shí)間k平面工藝－制造二極管平面工藝－制造二極管集成電路單項(xiàng)工藝擴(kuò)散離子注入光刻刻蝕圖形轉(zhuǎn)移工藝摻雜工藝外延薄膜工藝CVD濺射蒸發(fā)雙極集成電路工藝埋層光刻P(111)Sub10-20-cm雙極集成電路工藝埋層擴(kuò)散P襯底N+埋層雙極集成電路工藝外延PSubN-EpiN+埋層雙極集成電路工藝隔離擴(kuò)散N-EpiN+P+P+雙極集成電路工藝基區(qū)擴(kuò)散N埋層P+P+基區(qū)雙極集成電路工藝發(fā)射區(qū)擴(kuò)散N+P+P+

pN+N+雙極集成電路工藝接觸孔光刻N(yùn)+P+P+

pN+N+雙極集成電路工藝金屬連線N+P+P+

pN+N+集成電路制造環(huán)境超凈廠房無(wú)塵、恒溫、恒濕超凈水超凈氣體常用氣體(N2、O2、H2)純度>99.9999%顆粒控制嚴(yán)0.5/L超凈化學(xué)藥品純度、顆?？刂艻C制造環(huán)境(1)

凈化級(jí)別和顆粒數(shù)凈化級(jí)別顆粒數(shù)／立方英尺0.12um0.2um0.3um0.5um0.289.912.140.870.281357.53110350753010100----7503001001000------------1000凈化室IC制造環(huán)境(2)

超純水極高的電阻率（導(dǎo)電離子很少）18M無(wú)機(jī)顆粒數(shù)<5ppb(SiO2)總有機(jī)碳（TOC)<20ppb細(xì)菌數(shù)0.1/mlIC制造環(huán)境(3)

超純化學(xué)藥品DRAM64k256K4M64M1G線寬(um)3.02.01.00.50.25試劑純度10ppm5ppm100ppb80ppb10ppb雜質(zhì)顆粒0.5u0.2u0.1u0.05u0.025u顆粒含量（個(gè)／ml)1000100152.51金屬雜質(zhì)1ppm100ppb50ppb講座安排引言和硅襯底光刻濕法腐蝕和干法刻蝕擴(kuò)散和熱氧化離子注入外延CVD金屬化雙極集成電路工藝技術(shù)CMOS集成電路工藝技術(shù)硅襯底材料硅襯底材料CZ(直拉）法生長(zhǎng)單晶硅片準(zhǔn)備（切割－研磨－拋光）晶體缺陷拋光片主要技術(shù)指標(biāo)從原料到拋光片原料SIO2多晶硅單晶拋光片蒸餾與還原晶體生長(zhǎng)切割／研磨／拋光起始材料SiC+SiO2Si(固)+SiO(氣)+CO(氣)形成冶金級(jí)硅MGS(98%)

300CSi+3HClSiHCl3(氣)+H2將SiHCl3(室溫下為液體，沸點(diǎn)32C）分餾提純SiHCl3＋H2Si+3HCl產(chǎn)生電子級(jí)硅EGS(純度十億分之一），它是多晶硅材料

CZ(直拉）法生長(zhǎng)單晶石墨基座晶體RF線圈熔融硅石英坩堝籽晶分凝系數(shù)平衡分凝系數(shù)k=Cs/Cl

硼0.8磷0.35砷0.3銻0.023LiquidSolidCsCl摻雜物質(zhì)的分布Cs=k0C0(1-M/M0)k0-1K=10.10.01Cs/C0凝固分?jǐn)?shù)M/M010-11.010-2有效分凝系數(shù)ke=Cs/Cl

（Cl為遠(yuǎn)離界面處液體的雜質(zhì)濃度）＝ko/[ko+(1-ko)exp(-v/D)]v拉伸速度粘滯層厚度D融體中摻雜劑擴(kuò)散系數(shù)提高v，減少轉(zhuǎn)速（增加）或不斷加入高純度多晶硅可使ke接近1硅片準(zhǔn)備滾圓和做基準(zhǔn)面切片(線切割），倒角（防止產(chǎn)生缺陷）腐蝕去除沾污和損傷層(HNO3+HF+醋酸)磨片和化學(xué)機(jī)械拋光（NaOH＋SiO2，去除表面缺陷）清洗（去除殘留沾污）NH3OH＋H2O2，HCl＋H2O2,H2SO4＋H2O2硅片的定位面(111)n(111)p(100)n(100)p硅片的定位面／定位槽100mm硅片主定位面，副定位面150mm硅片主定位面200mm以上硅片定位槽金剛石晶體結(jié)構(gòu)晶體缺陷點(diǎn)缺陷空位，間隙原子，替位雜質(zhì)線缺陷位錯(cuò)面缺陷層錯(cuò)體缺陷沉淀，夾雜點(diǎn)缺陷位錯(cuò)刃型位錯(cuò)位錯(cuò)螺旋位錯(cuò)滑移線滑移線腐蝕坑層錯(cuò)CBACBACBABACABACBAOISFESF(EpiStackingFaults)(111)ESF(EpiStackingFaults)(100)氧沉淀–氧在硅中固溶度10191018101710161015氧固溶度cm-3678910104/T(K-1)Arrhenius關(guān)系Cox=2x1021exp(-1.032/kT)BMD(BulkMicroDefects)缺陷的兩重性缺陷往往是復(fù)合中心，是PN結(jié)漏電和低擊穿的原因，特別是缺陷和重金屬的交互作用會(huì)加深這種作用（降低壽命）所以不希望在有源區(qū)有缺陷。在非有源區(qū)，缺陷能吸引雜質(zhì)聚集，即有吸雜作用，是有好處的。吸雜(Gettering)吸雜－晶體中的雜質(zhì)和缺陷擴(kuò)散并被俘獲在吸雜中心非本征吸雜：在遠(yuǎn)離有源區(qū)（如背面）引入應(yīng)變或損傷區(qū)本征吸雜：利用硅片體內(nèi)氧沉淀，點(diǎn)缺陷和殘余雜質(zhì)（如重金屬）被俘獲和限制在沉淀處，從而降低有源區(qū)的濃度。DZ

(DenudedZone)拋光片主要技術(shù)指標(biāo)晶體參數(shù)-晶向(111)/(100)電學(xué)參數(shù)