半導(dǎo)體存儲(chǔ)器與CPU的連接 (2)課件

半導(dǎo)體存儲(chǔ)器與CPU的連接存儲(chǔ)器的分類內(nèi)存的基本概念動(dòng)態(tài)存儲(chǔ)器和靜態(tài)存儲(chǔ)器存儲(chǔ)器的擴(kuò)展本節(jié)的主要內(nèi)容：存儲(chǔ)器的分類內(nèi)存的基本概念SRAMDRAMROMPROM動(dòng)態(tài)存儲(chǔ)器和靜態(tài)存儲(chǔ)器動(dòng)態(tài)存儲(chǔ)器（DRAM） 靜態(tài)存儲(chǔ)器（SRAM） 結(jié)構(gòu)簡(jiǎn)單、集成度高、功耗低、生產(chǎn)成本低，適合制造大容量的存儲(chǔ)器在工作中不需要刷新，速度快。CACHE采用SRAM。在工作中需要不斷刷新。內(nèi)存條1、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（SynchronousDRAM——SDRAM）2、雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DoubleDataRateSynchronousDRAM——DDRSDRAM）3、第二代雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DoubleDataRateTwoSynchronousDRAM——DDR2SDRAM）高速緩沖存儲(chǔ)器（cache）cpucacheDRAM硬盤Cache控制器DRAM控制器內(nèi)存的工作原理 每個(gè)內(nèi)存單元是有一個(gè)能短暫存儲(chǔ)電荷的電容器構(gòu)成的，其中電荷的多少表示內(nèi)存單元所存儲(chǔ)的信息不同電荷量超過一半——表示“1”電荷量少于一半——表示“0”若干個(gè)記憶單元組成一個(gè)存儲(chǔ)單元，大量存儲(chǔ)單元的集合組成一個(gè)存儲(chǔ)體六管靜態(tài)存儲(chǔ)電路動(dòng)態(tài)RAM存儲(chǔ)元的基本結(jié)構(gòu)Cs地址譯碼組成2）雙譯碼方式：行和列譯碼10條地址線：行5條，列5條譯碼后分別為32條線，即利用64條線就可訪問1024個(gè)單元。1）單譯碼方式10根地址譯碼后對(duì)應(yīng)1024個(gè)單元，即存儲(chǔ)器內(nèi)部需1024條線。雙譯碼存儲(chǔ)器電路一個(gè)實(shí)際靜態(tài)RAM的例子存儲(chǔ)器的擴(kuò)展1）位擴(kuò)展2）存儲(chǔ)單元的擴(kuò)展存儲(chǔ)器的容量=N×BN：表示存儲(chǔ)單元的個(gè)數(shù)B：表示每個(gè)單元存放二進(jìn)制數(shù)的位數(shù)如：2K*8位存儲(chǔ)器的擴(kuò)展（位擴(kuò)展）存儲(chǔ)器與CPU的連接控制信號(hào)的連接 地址信號(hào)線的連接 讀寫信號(hào)線：R/W、RD、WE、OE 片選信號(hào)：CS、 高低字節(jié)的選擇：A0、BHE 存儲(chǔ)器/IO設(shè)備：M/IO片內(nèi)地址信號(hào)線連接（低地址線）片選信號(hào)的連接（線選法和譯碼法）線選法：地址譯碼器地址線存儲(chǔ)體的地址不連續(xù)。擴(kuò)充的容量較小。譯碼法：片選信號(hào)（高地址線）片選信號(hào)地址線（高地址線）線選法線選法簡(jiǎn)單，節(jié)省譯碼電路，但是地址分配重疊，且地址空間不連續(xù)。在存儲(chǔ)容量較小且不要求擴(kuò)充的系統(tǒng)中，存儲(chǔ)單元的地址連續(xù)的情況下，可以采用。譯碼法全譯碼選擇法：全部地址線參與譯碼？？部分譯碼選擇法：部分高為地址線參與譯碼無地址重疊區(qū)可能出現(xiàn)地址重疊區(qū)全譯碼法（p228圖5.20）74LS138：地址譯碼器輸入信號(hào)：A、B、C控制信號(hào)：G、G2A、G2B輸出信號(hào)：Y0~Y7（低電平有效）Y0Y7G2A74LS138ABCGG2BRAM與CPU的連接EPROM與CPU的連接D7-D0D7-D0D7-D0A10-A0A10-A0A10-A0部分譯碼法（p230圖5.22）8086系統(tǒng)存儲(chǔ)體寫選擇輸入信號(hào)的連接存儲(chǔ)器與CPU的連接數(shù)據(jù)線的連接 ——存儲(chǔ)單元（BHE=0）若按字節(jié)構(gòu)成訪問單元D0~D7與存儲(chǔ)單元相連接若按字構(gòu)成訪問單元D0~D7（低字節(jié)）——存儲(chǔ)單元（A0=0）D8~D15（高字節(jié)）80386DX和80486微處理器的存儲(chǔ)體寫選擇輸入信號(hào)的連接現(xiàn)代RAM內(nèi)存條的構(gòu)成下圖是三星的DDR內(nèi)存條的正面以及背面。1、PCB板

上圖是Infineon原裝256MBDDR266，采用單面8顆粒TSOP封裝。Infineon(英飛菱)內(nèi)存條結(jié)構(gòu)剖析2、金手指

這一根根黃色的接觸點(diǎn)是內(nèi)存與主板內(nèi)存槽接觸的部分，數(shù)據(jù)就是靠它們來傳輸?shù)模ǔ７Q為金手指。4、內(nèi)存顆粒空位

在內(nèi)存條上你可能?？吹竭@樣的空位，這是因?yàn)椴捎玫姆庋b模式預(yù)留了一片內(nèi)存芯片。

內(nèi)存的芯片就是內(nèi)存的靈魂所在，內(nèi)存的性能、速度、容量都是由內(nèi)存芯片決定的。3、內(nèi)存芯片（顆粒）5、電容

電容采用貼片式電容，它為提高內(nèi)存條的穩(wěn)定性起了很大作用。6、電阻

電阻也是采用貼片式設(shè)計(jì)，一般好的內(nèi)存條電阻的分布規(guī)劃也很整齊合理。7、內(nèi)存固定卡缺口：內(nèi)存插到主板上后，主板上的內(nèi)存插槽會(huì)有兩個(gè)夾子牢固的扣住內(nèi)存，這個(gè)缺口便是用于固定內(nèi)存用的。8、內(nèi)存腳缺口內(nèi)存的腳上的缺口一是用來防止內(nèi)存插反的，二是用來區(qū)分不同的內(nèi)存，以前的SDRAM內(nèi)存條是有兩個(gè)缺口的，而DDR則只有一個(gè)缺口，不能混插。

SPD是一個(gè)八腳的小芯片，它實(shí)際上是一個(gè)EEPROM可擦寫存貯器，這的容量有256字節(jié)，可以寫入一點(diǎn)信息，這信息中就可以包括內(nèi)存的標(biāo)準(zhǔn)工作狀態(tài)、速度、響應(yīng)時(shí)間等，以協(xié)調(diào)計(jì)算機(jī)系統(tǒng)更好的工作。9、SPD另外內(nèi)存條上一般還有芯片標(biāo)志，通常包括廠商名稱、單片容量、芯片類型、工作速度、生產(chǎn)日期等，其中還可能有電壓、容量系數(shù)和一些廠商的特殊標(biāo)識(shí)在里面。芯片標(biāo)志是觀察內(nèi)存條性能參數(shù)的重要依據(jù)。信息中關(guān)村在線04年內(nèi)存

專題圖片鑒賞（金士頓）KingstonValueRAMDDR400256MB*2

宇瞻Apacer

256MB

UNBPC3200

（DDR400）*2富豪小金龍DDR500256MB*2金邦DDR400256MB*2勝創(chuàng)（kingmax）DDR500512MB*2基本掌握1、存儲(chǔ)器的分類：外存和內(nèi)存的區(qū)別；2、內(nèi)存的基本概念：存儲(chǔ)元、存儲(chǔ)單元，存儲(chǔ)容量等；了解內(nèi)存