第五章存儲(chǔ)器和存儲(chǔ)器子系統(tǒng)

第五章

存儲(chǔ)器及存儲(chǔ)器子系統(tǒng)

1本章內(nèi)容提要本章主要介紹：存儲(chǔ)器的分類(lèi)、技術(shù)指標(biāo)、組成及層次結(jié)構(gòu)靜態(tài)存儲(chǔ)器（SRAM）只讀存儲(chǔ)器（ROM，EPROM，E2PROM，

FLASH）動(dòng)態(tài)存儲(chǔ)器（DRAM)存儲(chǔ)器的接口設(shè)計(jì)高速緩沖存儲(chǔ)器（Cache）簡(jiǎn)介2第一節(jié)存儲(chǔ)器概述3本節(jié)基本知識(shí)由于CPU的速度不斷提高，處理的信息量不斷增大，要求存儲(chǔ)器提高存取速度，改進(jìn)存取方式（如突發(fā)存取，并行存取等方式）。存儲(chǔ)器技術(shù)指標(biāo)存儲(chǔ)器分類(lèi)與性能內(nèi)存的基本組成存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)4簡(jiǎn)介5一、存儲(chǔ)器的主要技術(shù)指標(biāo)

1、存儲(chǔ)容量指它可存儲(chǔ)的信息的字節(jié)數(shù)或比特?cái)?shù)，通常用存儲(chǔ)字?jǐn)?shù)（單元數(shù)）存儲(chǔ)字長(zhǎng)（每單元的比特?cái)?shù)）表示。例如：1Mb=1M1bit=128k8bit=256k4bit=1M位

1MB=1M8bit=1M字節(jié)

6一、存儲(chǔ)器的主要技術(shù)指標(biāo)（續(xù)）

2、存取速度（可用多項(xiàng)指標(biāo)比表示）（1）存取時(shí)間（訪問(wèn)時(shí)間）TA

從存儲(chǔ)器接收到讀/寫(xiě)命令到信息被讀出或?qū)懭胪瓿伤璧臅r(shí)間（決定于存儲(chǔ)介質(zhì)的物理特性和尋址部件的結(jié)構(gòu)）。例如：ROM存取時(shí)間通常為幾百ns；

RAM存取時(shí)間通常為幾十ns到一百多ns；

雙極性RAM存取時(shí)間通常為10~20ns。

7一、存儲(chǔ)器的主要技術(shù)指標(biāo)（續(xù)）（2）存取周期TM

指在存儲(chǔ)器連續(xù)讀/寫(xiě)過(guò)程中一次完整的存取操作所需的時(shí)間或者說(shuō)是CPU連續(xù)兩次訪問(wèn)存儲(chǔ)器的最小時(shí)間間隔。（有些存儲(chǔ)器在完成讀/寫(xiě)操作后還有一些附加動(dòng)作時(shí)間或恢復(fù)時(shí)間，例如刷新或重寫(xiě)時(shí)。）TM略大于TA。8一、存儲(chǔ)器的主要技術(shù)指標(biāo)（續(xù)）

（3）數(shù)據(jù)傳送速率（頻寬）BM

單位時(shí)間內(nèi)能夠傳送的信息量。若系統(tǒng)的總線寬度為W，則BM=W/TM（b/s）

例如：若W=32位，TM=100ns，則

BM=32bit/100×10-9s=320×10+6=320Mbit/s

=40MB/s

若TM=40ns，則BM=100MB/s（PCI的TM=30ns）早期的PC機(jī)：總線為8位，TM=250ns

BM=8bit/250×10-9=4MB/s

9一、存儲(chǔ)器的主要技術(shù)指標(biāo)（續(xù)）3、體積與功耗（嵌入式系統(tǒng)或便攜式微機(jī)中尤為重要）

4、可靠性平均故障間隔時(shí)間（MTBF），即兩次故障之間的平均時(shí)間間隔。EPROM重寫(xiě)次數(shù)在數(shù)千到10萬(wàn)次之間；ROM數(shù)據(jù)保存時(shí)限是20年到100多年。10二、存儲(chǔ)器的分類(lèi)與性能1、內(nèi)存儲(chǔ)器也稱(chēng)主存儲(chǔ)器，但有了Cache后，內(nèi)存包括主存與Cache。其速度快，價(jià)格貴，容量有限。它包括：（1）磁性存儲(chǔ)器

磁泡存儲(chǔ)器和磁芯存儲(chǔ)器，信息不易丟失，但容量小，體積大。（2）半導(dǎo)體存儲(chǔ)器雙極性存儲(chǔ)器：速度快，功耗大，價(jià)格貴，容量小。適宜作Cache、隊(duì)列等；

11二、存儲(chǔ)器的分類(lèi)與性能（續(xù)）

MOS存儲(chǔ)器：速度稍慢，集成度高，功耗小，價(jià)格便宜。

a、只讀存儲(chǔ)器

ROM：掩膜ROM，廠家制造時(shí)已編程，用戶不可編程，不易揮發(fā)。PROM：用戶可一次編程（OTP）。不可擦除。EPROM：UV-EPROM，紫外線擦除可編程ROM。E2PROM：電可擦除可編程ROM。

b、RAM存儲(chǔ)器（隨機(jī)存取存儲(chǔ)器，又稱(chēng)隨機(jī)讀/寫(xiě)存儲(chǔ)器，易揮發(fā)）SRAM：靜態(tài)存儲(chǔ)器，掉電后，信息丟失----揮發(fā)。

DRAM：動(dòng)態(tài)存儲(chǔ)器，即使不掉電，信息也會(huì)丟失，需要定時(shí)刷新。

12二、存儲(chǔ)器的分類(lèi)與性能（續(xù)）2、外存儲(chǔ)器外存儲(chǔ)器又稱(chēng)海存，容量大，價(jià)格低，不易揮發(fā)，但存取速度慢。外存有：磁表面存儲(chǔ)器：磁鼓，磁盤(pán)（硬盤(pán)、軟盤(pán)）光存儲(chǔ)器：CD-ROM,DVD-ROM,CD-R,WR-CD半導(dǎo)體存儲(chǔ)器：Flash存儲(chǔ)器（閃存盤(pán)，閃存條，

U盤(pán)。13二、存儲(chǔ)器的分類(lèi)與性能（續(xù)）14三、內(nèi)存的基本組成

各種內(nèi)存的內(nèi)部結(jié)構(gòu)各異，但從宏觀上看，通常都有以下幾個(gè)部分：存儲(chǔ)體，地址譯碼，讀/寫(xiě)電路。

1、存儲(chǔ)體存儲(chǔ)二進(jìn)制信息的矩陣，由多個(gè)基本存儲(chǔ)單元組成，每個(gè)存儲(chǔ)單元可有0與1兩種狀態(tài)，即存儲(chǔ)1bit信息。

2、地址譯碼部件地址線通過(guò)譯碼器選中相應(yīng)的存儲(chǔ)單元中的所有基本單元。地址線條數(shù)n=log2N（N為存儲(chǔ)單元數(shù)）。即：N=2n，若n=16，N=2n=6553615三、內(nèi)存的基本組成（續(xù)）3、讀/寫(xiě)電路

讀/寫(xiě)電路由讀出放大器、寫(xiě)入電路和讀/寫(xiě)控制電路構(gòu)成，通過(guò)數(shù)據(jù)線與CPU內(nèi)的數(shù)據(jù)寄存器相連。內(nèi)存的基本組成框圖如右圖：16四、存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)為了解決存儲(chǔ)器速度與價(jià)格之間的矛盾，出現(xiàn)了存儲(chǔ)器的層次結(jié)構(gòu)。

1、程序的局部性原理

在某一段時(shí)間內(nèi)，CPU頻繁訪問(wèn)某一局部的存儲(chǔ)器區(qū)域，而對(duì)此范圍外的地址則較少訪問(wèn)的現(xiàn)象就是程序的局部性原理。層次結(jié)構(gòu)是基于程序的局部性原理的。對(duì)大量典型程序運(yùn)行情況的統(tǒng)計(jì)分析得出的結(jié)論是：CPU對(duì)某些地址的訪問(wèn)在短時(shí)間間隔內(nèi)出現(xiàn)集中分布的傾向。這有利于對(duì)存儲(chǔ)器實(shí)現(xiàn)層次結(jié)構(gòu)。17四、存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)（續(xù)）2、多級(jí)存儲(chǔ)體系的組成目前，大多采用三級(jí)存儲(chǔ)結(jié)構(gòu)。即：Cache-主存-輔存，如下圖：CPU高速緩存主存輔存輔助硬件輔助硬、軟件18四、存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)（續(xù)）

Cache引入主要解決存取速度，外存引入主要解決容量要求。

CPU內(nèi)的寄存器、Cache、主存、外存都可以存儲(chǔ)信息，它們各有自己的特點(diǎn)和用途。它們的容量從小到大，而存取速度是從快到慢，價(jià)格與功耗從高到低。

Cache又分為指令Cache和數(shù)據(jù)Cache。19四、存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)（續(xù)）3、多級(jí)存儲(chǔ)系統(tǒng)的性能考慮由Cache和主存構(gòu)成的兩級(jí)存儲(chǔ)系統(tǒng)，其性能主要取決于Cache和貯存的存取周期以及訪問(wèn)它們的次數(shù)。（存取周期為:Tc,Tm;訪問(wèn)次數(shù)為:Nc,Nm）

Cache（NC,TC）主存（Nm,Tm)（1）Cache的命中率H=Nc

(Nc+Nm)（2）CPU訪存的平均時(shí)間Ta=HTc+(1-H)Tm

20四、存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)（續(xù)）Cache-主存系統(tǒng)的效率

e=Tc/Ta

=1H+(1-H)Tm/Tc根據(jù)統(tǒng)計(jì)分析：Cache的命中率可以達(dá)到90%~98%當(dāng)Cache的容量為：32KB時(shí)，命中率為86%64KB時(shí)，命中率為92%128KB時(shí)，命中率為95%256KB時(shí)，命中率為98%21第二節(jié)半導(dǎo)體靜態(tài)存儲(chǔ)器22一、SRAMSRAM與各種類(lèi)型的ROM都屬于半導(dǎo)體靜態(tài)存儲(chǔ)器。一、靜態(tài)存儲(chǔ)器（SRAM）1、6管靜態(tài)存儲(chǔ)器單元電路

電路組成與工作原理23一、SRAM

6管SRAM單元電路工作原理

當(dāng)Q=1,T2導(dǎo)通，Q=0,T1截止。同樣，T1導(dǎo)通，T2截止。

T1、T2構(gòu)成雙穩(wěn)態(tài)觸發(fā)器，存儲(chǔ)0與1。

T3、T4為負(fù)載管，為觸發(fā)器補(bǔ)充電荷。

T5、T6為門(mén)控管，與數(shù)據(jù)線Di相連。原理：當(dāng)行選X=1（高電平），T5、T6導(dǎo)通，Q、Q就與Di與Di相連。當(dāng)這個(gè)單元被選中時(shí)，相應(yīng)的列選Y=1，T7、T8導(dǎo)通（它們?yōu)橐涣泄茫?，于是，Di,Di輸出。

當(dāng)寫(xiě)入時(shí)，寫(xiě)入信號(hào)自Di（或Di）輸入，此時(shí)，

Di=1,Di=0,T5、T6、T7、T8都導(dǎo)通（因?yàn)閄=1,Y=1）

DiT8T6Q=1;DiT7T5Q=0.24一、SRAM（續(xù)）

輸入信息存儲(chǔ)于T1、T2之柵極。

當(dāng)輸入信號(hào)、地址選通信號(hào)消失后，T5~T8截止，靠VCC與T3就能保持F/F=1，所以，不用刷新（即信息不用再生）。

Di與Di對(duì)外只用一條輸出端接到外部數(shù)據(jù)線上，這種存儲(chǔ)電路讀出是非破壞性的。

SRAM芯片6116的引腳與內(nèi)部結(jié)構(gòu)

25一、SRAM（續(xù)）

2、SRAM的引腳信號(hào)與讀寫(xiě)操作下面是SRAM芯片628128的引腳信號(hào)（128k8）

A16~A0WEOECSD7~D0

SRAM628128128k8A16~A0地址線D7~D0雙向數(shù)據(jù)線CS片選信號(hào)WE寫(xiě)允許信號(hào)OE輸出允許信號(hào)（讀）這種芯片內(nèi)部位字結(jié)構(gòu)（即8位數(shù)據(jù)每位都有）26二、SRAM的內(nèi)部結(jié)構(gòu)與典型芯片

1、內(nèi)部組成結(jié)構(gòu)

內(nèi)部有行、列譯碼器，存儲(chǔ)矩陣，讀寫(xiě)控制電路，輸入、輸出數(shù)據(jù)緩沖器等組成。SRAM大多數(shù)都采用復(fù)合譯碼方式，而不采用線譯碼。因?yàn)榫€性譯碼對(duì)外的引線太多。一般把地址線分為行和列地址分別進(jìn)行譯碼（行列地址線數(shù)可以對(duì)稱(chēng)，也可以不對(duì)稱(chēng)）。存儲(chǔ)矩陣即信息存儲(chǔ)體，每一位二進(jìn)制信息需要一個(gè)6管基本單元電路，如2k8位=20488=16384個(gè)這樣的單元電路組成存儲(chǔ)體。讀寫(xiě)控制電路主要控制讀信號(hào)（OE）、寫(xiě)信號(hào)（WE）及片選信號(hào)（CS）。27二、SRAM的內(nèi)部結(jié)構(gòu)與典型芯片28二、SRAM的內(nèi)部結(jié)構(gòu)與典型芯片（續(xù)）2、典型芯片介紹

SRAM有Intel2114，6116，6264，62128，62256等。下面介紹6116。容量為：16k位=2k8bit，因?yàn)镾RAM內(nèi)部都是按字節(jié)組成的。

地址線：11條，7條用于行地址，4條用于列地址。數(shù)據(jù)線：8條，按字節(jié)輸入、輸出。存儲(chǔ)體：128168=16384個(gè)存儲(chǔ)單元?？刂凭€：3條，OE,WE,CS。

6116的引腳與內(nèi)部結(jié)構(gòu)如下圖：29二、SRAM的內(nèi)部結(jié)構(gòu)與典型芯片（續(xù)）30二、SRAM的內(nèi)部結(jié)構(gòu)與典型芯片（續(xù)）31二、SRAM的內(nèi)部結(jié)構(gòu)與典型芯片（續(xù)）32二、SRAM的內(nèi)部結(jié)構(gòu)與典型芯片（續(xù)）SRAM芯片6116的對(duì)外引腳與內(nèi)部結(jié)構(gòu)33二、SRAM的內(nèi)部結(jié)構(gòu)與典型芯片（續(xù)）34二、SRAM的內(nèi)部結(jié)構(gòu)與典型芯片（續(xù)）35二、SRAM的內(nèi)部結(jié)構(gòu)與典型芯片（續(xù)）36第三節(jié)只讀存儲(chǔ)器（ROM）37一、掩膜ROM●ROM（ReadOnlyMemory）的特點(diǎn)與種類(lèi)

ROM的信息在使用時(shí)是不被改變的，即只能讀出，不能寫(xiě)入，寫(xiě)入是有條件的。故一般只能存放固定程序和常量，如監(jiān)控程序、BIOS程序等。ROM芯片的種類(lèi)很多，有掩膜ROM、可編程ROM（PROM）、可擦除可編程ROM（EPROM）、電可擦除可編程ROM（EEPROM）等。

下面分別予以介紹。

1、掩膜ROM

掩膜ROM是廠家根據(jù)用戶的要求采用掩膜技術(shù)把程序和數(shù)據(jù)在制作集成電路時(shí)就已寫(xiě)入完成。一旦制造完畢，存儲(chǔ)器的內(nèi)容就被固定下來(lái)，用戶不能修改。若要修改，就只能重新設(shè)計(jì)掩膜。

38一、掩膜ROM（續(xù)）下圖為一個(gè)簡(jiǎn)單的44位MOS管ROM，采用單譯碼結(jié)構(gòu)，兩位地址可譯出4種狀態(tài)，輸出4條選擇線，可分別選中4個(gè)單元每個(gè)單元有4位輸出。若A1A0=00,則選中0號(hào)單元，輸出為1010B.圖中的矩陣中，在行列的交點(diǎn)，有的有管子，輸出為0，有的沒(méi)有，輸出為1，這是根據(jù)用戶提供的程序?qū)π酒瑘D形（掩膜）進(jìn)行二次光刻所決定的。39二、可編程ROM（PROM）

為了便于用戶根據(jù)自己的需要確定ROM的內(nèi)容，有一種可一次編程的ROM，簡(jiǎn)稱(chēng)PROM。這種芯片的內(nèi)部是采用多發(fā)射極（8個(gè)）熔絲式PROM結(jié)構(gòu)。每一個(gè)發(fā)射極通過(guò)一個(gè)熔絲與位線相連，管子工作于射極輸出器狀態(tài)。熔絲一旦燒斷，不可逆轉(zhuǎn)，所以只能一次編程寫(xiě)入。下圖為這種PROM芯片的內(nèi)部結(jié)構(gòu)。40二、可編程ROM（PROM）（續(xù)）41三、UV-EPROMUV-EPROM為可擦除可編程的ROM內(nèi)部電路結(jié)構(gòu)如圖，工作原理如下：因?yàn)閼腋臫3不導(dǎo)通，當(dāng)X=1時(shí)，T1不導(dǎo)通，而T2總導(dǎo)通，該電路為全1輸出。當(dāng)寫(xiě)入時(shí)，加12.5V~25V高壓，D,S被瞬時(shí)擊穿，會(huì)有電子通過(guò)絕緣層注入懸浮柵。電壓去掉后，電子無(wú)處泄漏，硅柵為負(fù)，形成導(dǎo)電溝道（P），從而使EPROM單元導(dǎo)通，輸出為0，沒(méi)有擊穿的單元輸出仍為1。42三、UV-EPROM（續(xù)）

UV-EPROM擦除：當(dāng)紫外線照射時(shí)，懸浮柵上的電荷會(huì)形成光電流泄漏掉，即可把信息擦除。輸出仍為全1。（用紫外線照射芯片的石英窗口約10多分鐘即可）43三、UV-EPROM（續(xù)）介紹EPROM芯片27C040（512k8）

27C040的引腳信號(hào)如圖。A0~A18OECE/PGMVPPD7~D027C040512k8A0~A18地址線D0~D7數(shù)據(jù)線OE輸出允許（讀）CE/PGM片選/編程脈沖；在讀出操作時(shí)是片選信號(hào)；在編程時(shí)是編程脈沖輸入端（加入一個(gè)50ms左右的TTL負(fù)脈沖）。VPP編程電壓，12.5V;正常時(shí)，VPP接VCC（+5V）44四、E2PROME2PROM（電擦除PROM，又稱(chēng)EEPROM或E2PROM:ElectricallyErasablePROM）

工作原理：是在絕緣柵MOS管的浮柵附近再增加一個(gè)柵極（控制柵）。給控制柵加一正電壓，就可在浮柵和漏極之間形成厚度不足200?（埃）的隧道氧化物。利用隧道效應(yīng)，電子可注入浮柵，即數(shù)據(jù)被編程寫(xiě)入。若給控制柵加一負(fù)壓，浮柵上的電荷可泄漏掉，即信息被擦除。（目前高壓源已集成在芯片內(nèi)而使用單一的+5V電源）下面介紹E2PROAM芯片28256（32k8位）

45四、E2PROM（續(xù)）

EEPROM28256引腳信號(hào)（32KByte）

A0~A14D0~D7CEOEWEE2PROM2825632k8A0~A14地址線D0~D7數(shù)據(jù)線CE片選OE輸出允許WE寫(xiě)允許CEOEWELLH讀出

LHL編程寫(xiě)入/芯片擦除寫(xiě)入一個(gè)字節(jié)大約1~5ms，可以按字節(jié)擦除，也可按頁(yè)擦除和整片擦除。不需擦除的部分可以保留。46五、閃速存儲(chǔ)器（FLASH）閃速存儲(chǔ)器也稱(chēng)為快閃存儲(chǔ)器或閃存，是一種電可擦除的非易失性只讀存儲(chǔ)器。其特點(diǎn)是：

1、按區(qū)塊或頁(yè)面組織；除了可進(jìn)行整個(gè)芯片的擦除和編程外，還可按字節(jié)、區(qū)快或頁(yè)面進(jìn)行擦除與編程。

2、可進(jìn)行快速頁(yè)面寫(xiě)入：CPU將頁(yè)面數(shù)據(jù)按芯片存取速度（一般幾十到200ns）寫(xiě)入頁(yè)緩存，再在內(nèi)部邏輯控制下，將整頁(yè)數(shù)據(jù)寫(xiě)入相應(yīng)頁(yè)面，大大提高了編程速度。47五、閃速存儲(chǔ)器（FLASH）3、具有內(nèi)部編程控制邏輯：寫(xiě)入時(shí)，由內(nèi)部邏輯控制操作，CPU可做其他工作。（CPU通過(guò)讀出校驗(yàn)或狀態(tài)查詢獲知編程是否結(jié)束）4、具有在線系統(tǒng)編程能力：擦除與寫(xiě)入無(wú)需取下。5、具有軟件和硬件保護(hù)能力：可防止有用數(shù)據(jù)被破壞。

48五、閃速存儲(chǔ)器（FLASH）（一）閃存的內(nèi)部組織

1、閃存區(qū)別于其他SRAM的最大特點(diǎn)是：

①內(nèi)部設(shè)有命令寄存器和狀態(tài)寄存器，因而可通過(guò)軟件靈活控制。②采用命令方式可使閃存進(jìn)入各種不同工作狀態(tài)。如整片擦除，頁(yè)面擦除，整片編程，分頁(yè)編程，字節(jié)編程，進(jìn)入保護(hù)方式，讀識(shí)別碼等。③閃存內(nèi)部可自行產(chǎn)生編程電壓VPP。在工作狀態(tài)下，在系統(tǒng)中就可實(shí)現(xiàn)編程操作。④部分型號(hào)內(nèi)部具有狀態(tài)機(jī)和編程計(jì)時(shí)器，編程寫(xiě)入可在其內(nèi)部控制下自動(dòng)完成。

49五、閃速存儲(chǔ)器（FLASH）

2、閃存的組織結(jié)構(gòu)按頁(yè)面組織和按區(qū)塊組織（1）按頁(yè)面組織：內(nèi)部有頁(yè)緩存，存儲(chǔ)體按頁(yè)面組織，頁(yè)緩存大小和存儲(chǔ)體的頁(yè)大小一致，可以把頁(yè)緩存內(nèi)容同時(shí)編程寫(xiě)入相應(yīng)的頁(yè)內(nèi)單元，提高了編程速度。（2）按區(qū)塊組織：按區(qū)塊組織的閃存，提供字節(jié)、區(qū)塊和芯片擦除能力，編程速度較快，編程靈活性優(yōu)于頁(yè)面方式。

50五、閃速存儲(chǔ)器（FLASH）（二）閃存芯片舉例

SST公司28EE020—2Mb頁(yè)面式閃存，256k8位。內(nèi)部組織為2048頁(yè)，每頁(yè)128個(gè)字節(jié)。頁(yè)面寫(xiě)周期為5ms，平均寫(xiě)入時(shí)間為39ns/字節(jié)。讀出時(shí)間為120~150ns，重寫(xiě)次數(shù)超過(guò)10萬(wàn)次，數(shù)據(jù)保持時(shí)間大于100年。對(duì)外信號(hào)：32條引腳。

A7~A17：11條行地址，決定頁(yè)位置；

A0~A6:6條列地址，決定頁(yè)內(nèi)地址。工作方式參閱教材。A7~A17A0~A6CEWEOED0~D7SST28EE020FLASH256k851五、閃速存儲(chǔ)器（FLASH）（三）閃存的應(yīng)用

閃存像RAM一樣可在線寫(xiě)入數(shù)據(jù)，又具有ROM的非易失性，因而可以取代全部的UV-EPRAM和大部分的EEPROM。

①監(jiān)控程序、引導(dǎo)程序或BIOS等基本不變或不經(jīng)常改變的程序。②閃存條、閃存卡（Flashcard，U盤(pán)），數(shù)字相機(jī)，個(gè)人數(shù)字助理（PDN),MP3播放器，筆記本等輔存。即將取代軟盤(pán)存儲(chǔ)器和硬磁盤(pán)。（因其無(wú)機(jī)械運(yùn)動(dòng)，存取速度快，體積小，可靠性高等優(yōu)點(diǎn)）

52第四節(jié)動(dòng)態(tài)RAM存儲(chǔ)器

53一、DRAM的基本存儲(chǔ)單元DRAM基本存儲(chǔ)單元組成

由T與電容Cs組成，信息存儲(chǔ)在Cs上。當(dāng)X=1，T導(dǎo)通，電容Cs與數(shù)據(jù)線D連通。寫(xiě)入時(shí)，外部數(shù)據(jù)驅(qū)動(dòng)D，并由D對(duì)電容Cs充電或放電，改變其存儲(chǔ)的信息。讀出時(shí)，Cs經(jīng)D對(duì)數(shù)據(jù)線上的寄生電容Cd充電或放電，從而改變寄生電容Cd上的電壓，讀出所存儲(chǔ)的信息。因每次輸出都會(huì)使Cs上原有的電荷泄放，存儲(chǔ)的內(nèi)容就會(huì)被破壞，所以讀出是破壞性的。為此，每次讀出后都需要進(jìn)行再生（重新寫(xiě)入）以恢復(fù)Cs上的信息。

因?yàn)镃s<<Cd，讀出時(shí)引起的數(shù)據(jù)線上的電壓變化很小，再加上噪聲的影響，需經(jīng)過(guò)靈敏度很高的讀出放大器放大和整形后才能輸出54一、DRAM的基本存儲(chǔ)單元由于基本單元電路簡(jiǎn)單，使DRAM的集成度（集成基本存儲(chǔ)單元數(shù)）很高，但DRAM的附屬電路較復(fù)雜。（需讀出放大器，整形，刷新等電路）

為什么DRAM要不斷地刷新？

由于DRAM是靠電容Cs存儲(chǔ)信息的，Cs有電荷時(shí)為邏輯“1””，沒(méi)有電荷時(shí)為邏輯“0”。但由于任何電容都存在漏電，因此當(dāng)電容Cs存有電荷時(shí)，過(guò)一段時(shí)間由于電容的放電會(huì)導(dǎo)致電荷流失，信息也會(huì)丟失，解決的辦法是刷新，即每隔一定時(shí)間（大約1~4ms）就要刷新一次，使原來(lái)處于邏輯“1”的電容的電荷又得到補(bǔ)充，而原來(lái)處于電平“0”的電容仍保持“0”。55二、DRAM的引腳信號(hào)與讀寫(xiě)操作下圖為1M1bit的DRAM芯片

WE：寫(xiě)允許信號(hào)

Di與Do為數(shù)據(jù)輸入/輸出信號(hào)A0~A9：地址信號(hào),∵1M=220

∴

1Mb應(yīng)有20位地址線，由于DRAM的容量較大，又不希望有太多的引腳，所以大多數(shù)DRAM芯片都采用分時(shí)復(fù)用方式傳輸?shù)刂?，將地址分為行地址和列地址兩部分分時(shí)在地址線上傳送。對(duì)本芯片用A0~A9先傳送低10位地址，再傳送高10位地址A10~A19。

A0~A9RASCASWEDoDi1M1bitDRAMRAS和CAS分別為行、列地址選通信號(hào)。56二、DRAM的引腳信號(hào)與讀寫(xiě)操作RAS:（RowAddressStrobe）行地址選通信號(hào)，有效時(shí)在地址線上傳送的是行地址（低10位），用其后沿將低10位地址鎖存到內(nèi)部行地址鎖存器。CAS:（ColumnAddressStrobe）列地址選通信號(hào)，有效時(shí)在地址線上傳送的是列地址（高10位），用其后沿將高10位地址鎖存到內(nèi)部列地址鎖存器。

∴DRAM芯片不需要片選CS。57二、DRAM的引腳信號(hào)與讀寫(xiě)操作下圖為DRAM的讀寫(xiě)操作時(shí)序，首先在地址線上出現(xiàn)有效的行地址，然后RAS有效。經(jīng)過(guò)一段時(shí)間之后，行地址被撤銷(xiāo)，改送列地址，CAS有效。當(dāng)行、列地址都被鎖存到內(nèi)部的行、列地址鎖存器之后，即可根據(jù)WE信號(hào)進(jìn)行讀寫(xiě)操作。58三、DRAM芯片的內(nèi)部結(jié)構(gòu)下面通過(guò)一個(gè)具體的DRAM芯片2116介紹DRAM的內(nèi)部結(jié)構(gòu)。2116為16k1bit的DRAM芯片。對(duì)外引腳16條，

A0~A6地址信號(hào)為7條；WE寫(xiě)允許；

RAS行地址選通；CAS列地址選通Do數(shù)據(jù)輸出；Di數(shù)據(jù)輸入，使用時(shí)Do、Di連接在一起。

其內(nèi)部有行、列地址鎖存器，行、列譯碼器，存儲(chǔ)矩陣，讀出放大器，行、列時(shí)鐘電路，輸出緩沖器和輸入寄存器等部件組成。（128行×128列，每隔15μs刷新一行，1.92ms刷新一遍）其內(nèi)部結(jié)構(gòu)框圖如下：59三、DRAM芯片的引腳與內(nèi)部結(jié)構(gòu)DRAM芯片2116的對(duì)外引腳與內(nèi)部結(jié)構(gòu)。60四、DRAM刷新1、DRAM的刷新策略

DRAM芯片有片內(nèi)刷新，片外刷新。（1）集中刷新

將整個(gè)刷新周期分為兩部分,前一部分可進(jìn)行讀、寫(xiě)或維持（不讀不寫(xiě)），后一部分不進(jìn)行讀寫(xiě)操作而集中對(duì)DRAM刷新操作。這種方式控制簡(jiǎn)單。但在刷新過(guò)程中不允許讀寫(xiě)，存在死時(shí)間。

61四、DRAM刷新（續(xù)）（2）分散刷新（隱式刷新）

在每個(gè)讀寫(xiě)或維持周期之后插入刷新操作，刷新存儲(chǔ)矩陣的一行所有單元。這樣把一個(gè)存儲(chǔ)系統(tǒng)的周期分為兩部分，讀寫(xiě)、維持時(shí)間和刷新時(shí)間。優(yōu)點(diǎn)是控制簡(jiǎn)單，不存在死時(shí)間；缺點(diǎn)是刷新時(shí)間占整個(gè)讀寫(xiě)系統(tǒng)時(shí)間的一半，故只用于低速系統(tǒng)。（3）異步刷新

利用CPU不訪問(wèn)存儲(chǔ)器的時(shí)間進(jìn)行刷新操作。若按照預(yù)定的時(shí)間間隔應(yīng)該刷新時(shí)，CPU正在訪問(wèn)存儲(chǔ)器，刷新周期可以向后稍微延遲一段時(shí)間，只要保證在刷新周期內(nèi)所有的行都能得到刷新即可。62四、DRAM刷新（續(xù)）

這種方式優(yōu)點(diǎn)是：對(duì)CPU訪存的效率和速度影響小，又不存在死時(shí)間；缺點(diǎn)是：控制電路較復(fù)雜。

總之，可以在DMA控制器的控制下進(jìn)行分散或異步刷新，也可在中斷服務(wù)程序中進(jìn)行集中或分散刷新。用DMA方式刷新比中斷方式效率高。63四、DRAM刷新（續(xù)）2、DRAM的刷新模式

DRAM的存儲(chǔ)體是按行、列組織的二維存儲(chǔ)矩陣，而刷新是按行進(jìn)行的，每次刷新對(duì)一行的數(shù)據(jù)同時(shí)進(jìn)行讀出、放大、整形后再寫(xiě)入。刷新操作有多種模式，有的芯片支持其中一種模式，有的芯片同時(shí)支持多種模式。常見(jiàn)的兩種刷新模式為：（1）只用RAS刷新模式，CAS處于高電平（不動(dòng)作）。此模式無(wú)需給出列地址，消耗電流小，需外部刷新地址計(jì)數(shù)器64四、DRAM刷新（續(xù)）（2）CAS在RAS之前的刷新模式（自動(dòng)刷新模式）利用CAS信號(hào)比RAS提前動(dòng)作來(lái)實(shí)現(xiàn)刷新。正常時(shí)，RAS先于CAS有效；而若在CAS下降沿之后RAS才變低，則DRAM芯片進(jìn)入刷新周期。此時(shí)外部產(chǎn)生的地址被忽略，而是由DRAM內(nèi)部刷新地址計(jì)數(shù)器產(chǎn)生刷新地址，每一刷新周期自動(dòng)將這個(gè)地址計(jì)數(shù)器加1，故不需外加的刷新地址計(jì)數(shù)器。65五、DRAM控制器

DRAM控制器產(chǎn)生DRAM訪存和刷新的時(shí)序信號(hào)，生成DRAM的行地址和列地址，能自動(dòng)生成刷新地址，許多廠家設(shè)計(jì)了自己的DRAM控制器，將DRAM的所有外圍支持電路集成于獨(dú)立的集成電路中。

DRAM控制器的基本結(jié)構(gòu)如下圖。內(nèi)部有5部分，分別為：

?地址多路開(kāi)關(guān)（CPU的地址總線轉(zhuǎn)換成分時(shí)的DRAM行、列地址，另一方面在地址總線與刷新地址之間進(jìn)行切換）

?刷新地址計(jì)數(shù)器（每次刷新均由該計(jì)數(shù)器提供刷新地址）

?刷新定時(shí)器（提供刷新定時(shí)信號(hào)）（刷新請(qǐng)求）

?仲裁電路（因CPU訪存與刷新是異步的，故有可能發(fā)生沖突，仲裁電路可依據(jù)一定的策略決定誰(shuí)有優(yōu)先級(jí)，一般是刷新優(yōu)先。）66五、DRAM控制器（續(xù)）

?定時(shí)發(fā)生器（負(fù)責(zé)產(chǎn)生行、列地址選通信號(hào)，讀寫(xiě)控制信號(hào)等）（有些廠商把DRAM控制器與DRAM芯片集成于同一芯片中）67六、PC機(jī)的DRAM存儲(chǔ)器1、PC機(jī)中DRAM的演變

PC機(jī)的DRAM存儲(chǔ)器從早期的4MB、16MB、32MB、64MB到目前的128MB、256MB、512MB和1GB、2GB等。從早期的異步DRAM到后來(lái)的同步DRAM（SDRAM）。

從早期的30線、72線到后來(lái)的168線（雙邊接觸）和184線內(nèi)存條。改進(jìn)的其目的都是為了提高訪存速度和存儲(chǔ)容量。2、SDRAMDIMM接口信號(hào)

168線雙邊接觸內(nèi)存模塊（DIMM:DualInlineMemry

Module）插槽，每側(cè)84腳，電壓3.3V，時(shí)鐘頻率有66MHz,100MHz，133MHz等。SDRAM168線有緩沖型、非緩沖型。68六、PC機(jī)的DRAM存儲(chǔ)器（續(xù)）

緩沖型：在模塊內(nèi)除了時(shí)鐘、數(shù)據(jù)線外的所有輸入信號(hào)進(jìn)行緩沖，以便驅(qū)動(dòng)更多的芯片。非緩沖型：取消了模塊內(nèi)的緩沖器，提高了存取速度。

168線接口信號(hào)分為6組：?地址線A0~A13?數(shù)據(jù)線DQ0~DQ63;CB0~CB15

為糾錯(cuò)碼（ECC）的校驗(yàn)比特。?控制信號(hào)線S0~S3片選信號(hào)；RAS、CAS行、列地址選通

WE寫(xiě)允許；

CK0~CK3時(shí)鐘信號(hào)；

CKE0~CKE1時(shí)鐘使能信號(hào)線。

69六、PC機(jī)的DRAM存儲(chǔ)器（續(xù)）?串行存在探測(cè)（SPD）信號(hào)（SPD為一專(zhuān)用小芯片）

SPD在DIMM模塊上集成了一個(gè)256字節(jié)的串行E2PROM芯片，用于存儲(chǔ)每個(gè)模塊的各種參數(shù)，包括SDRAM的存取速度、容量、電壓、行、列地址寬度等。系統(tǒng)開(kāi)機(jī)時(shí)，PC的ROMBIOS將自動(dòng)讀取SPD中記錄的信息，并根據(jù)此參數(shù)配置DRAM控制器，以便達(dá)到最佳工作狀態(tài)。

SA0~SA2SPD地址輸入線

SCLSPD時(shí)鐘輸入

SDASPD串行數(shù)據(jù)輸入/輸出

?電源VDD為電源電壓（17條）VSS為信號(hào)地（18條）

?空的信號(hào)線（NC:未用）（9條）70七、PC機(jī)內(nèi)存的組織PC機(jī)中內(nèi)存的分區(qū)結(jié)構(gòu)：把內(nèi)存分為基本內(nèi)存區(qū)、高端內(nèi)存區(qū)、擴(kuò)充內(nèi)存區(qū)、擴(kuò)展內(nèi)存區(qū)，如下圖。71七、PC機(jī)內(nèi)存的組織（續(xù)）基本內(nèi)存區(qū)和高端的組織如下圖72七、PC機(jī)內(nèi)存的組織（續(xù)）擴(kuò)展內(nèi)存區(qū)

擴(kuò)展內(nèi)存是32位微機(jī)系統(tǒng)才有的內(nèi)存區(qū)，是指1MB以上，但不是通過(guò)內(nèi)存擴(kuò)充卡映射來(lái)獲得的內(nèi)存空間，擴(kuò)展內(nèi)存在32位CPU的尋址范圍內(nèi)，其大小隨具體系統(tǒng)的內(nèi)存配置而定。擴(kuò)展內(nèi)存對(duì)應(yīng)地址從100000H開(kāi)始，對(duì)于具有32位地址線的386、486、Pentiun來(lái)說(shuō)，可以一直到FFFFFFFFH，從而可以使內(nèi)存容量高達(dá)4GB。73八、16位微機(jī)系統(tǒng)的內(nèi)存組織8086用20位地址線尋址1MB內(nèi)存空間，地址范圍為00000H~FFFFFH，因?yàn)閿?shù)據(jù)總線為16位，所以分為兩個(gè)存儲(chǔ)體。由A0和BHE作為存儲(chǔ)體的選擇信號(hào)。如下圖。74九、32位微機(jī)系統(tǒng)的內(nèi)存組織32位微機(jī)的數(shù)據(jù)總線為32位，應(yīng)分為4個(gè)存儲(chǔ)體，如下圖。75內(nèi)存條的變遷761G和2G的內(nèi)存條77第五節(jié)存儲(chǔ)器的接口設(shè)計(jì)78一、存儲(chǔ)器的接口信號(hào)存儲(chǔ)器通過(guò)總線與CPU連接，它們之間要交換地址信息、數(shù)據(jù)和控制信息。其接口信號(hào)如圖。A0~AmD0~DnRDWRCSSIZEXTACK/WAIT接口信號(hào)說(shuō)明：地址信號(hào)：A0~Am數(shù)據(jù)信號(hào)：D0~Dn讀、寫(xiě)信號(hào)：RD、WR（有時(shí)二者合二為一）片選信號(hào)：CS（高地址譯碼產(chǎn)生）多字節(jié)寬度（使能）信號(hào)：SIZE（指明存取的字節(jié)數(shù)，如字節(jié)、字、雙字等）握手信號(hào)：XTACK（對(duì)異步總線為傳輸應(yīng)答信號(hào)）

WAIT（或READY）對(duì)半同步總線為等待請(qǐng)求或準(zhǔn)備就緒。79二、存儲(chǔ)器設(shè)計(jì)需考慮的問(wèn)題1、容量

根據(jù)應(yīng)用場(chǎng)合，可能需要幾KB~幾百KB（如嵌入式計(jì)算機(jī)），也可能需要幾MB~幾百M(fèi)B（如系統(tǒng)機(jī)）。2、地址（空間）安排對(duì)于固定程序與參數(shù)、引導(dǎo)程序與參數(shù)、隨機(jī)程序與數(shù)據(jù)、中斷向量表等的存儲(chǔ)空間的分配，需作統(tǒng)一考慮與按排。即對(duì)ROM、RAM的地址分配。3、總線上的存儲(chǔ)器存取信號(hào)及時(shí)序不同的總線有不同的接口信號(hào)與不同的時(shí)序，存儲(chǔ)器設(shè)計(jì)時(shí)必須認(rèn)真考慮。4、數(shù)據(jù)總線寬度數(shù)據(jù)總線的寬度（如8，16，32，64位）決定存儲(chǔ)器存儲(chǔ)體的個(gè)數(shù)（1，2，4，8個(gè)），也決定了字節(jié)使能信號(hào)的條數(shù)（BE0~BEn）。

80三、存儲(chǔ)器接口設(shè)計(jì)舉例81三、存儲(chǔ)器接口設(shè)計(jì)舉例（續(xù)）位擴(kuò)展82三、存儲(chǔ)器接口設(shè)計(jì)舉例（續(xù)）83三、存儲(chǔ)器接口設(shè)計(jì)舉例（續(xù)）位擴(kuò)展方法：將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出。位擴(kuò)展特點(diǎn)：存儲(chǔ)器的單