第四章PSoC35系統(tǒng)集成

第4章PSoC3/5系統(tǒng)集成

Chapter4SystemIntegrationofPSoC3/5PSoC3/5系統(tǒng)集成

--前言

本章主要介紹PSoC3/5集成的公共資源，其中包括：時(shí)鐘管理單元，電源管理單元和復(fù)位單元，I/O系統(tǒng)和布線等內(nèi)容。在時(shí)鐘管理單元部分，主要介紹了內(nèi)部振蕩器，外部振蕩器和時(shí)鐘分配等；在電源管理部分，主要介紹了電源模式、升壓轉(zhuǎn)換器模式；在復(fù)位單元部分，主要介紹了復(fù)位模塊功能和復(fù)位源；在I/O系統(tǒng)和布線部分，主要介紹了I/O系統(tǒng)特性，I/O引腳特性和I/O其它特性等內(nèi)容。PSoC3/5系統(tǒng)集成

--時(shí)鐘管理時(shí)鐘系統(tǒng)用于在PSoC系統(tǒng)內(nèi)產(chǎn)生、分配和分布時(shí)鐘。對(duì)于大多數(shù)的系統(tǒng)，不需要外部的晶體振蕩器。內(nèi)部主振蕩器（InternalMainOscillator，IMO）和相位鎖相環(huán)（PhaseLockedLoop，PLL）一起能產(chǎn)生最高66/80MHz時(shí)鐘。額外的內(nèi)部和外部時(shí)鐘源允許每個(gè)設(shè)計(jì)優(yōu)化精度、功耗和開(kāi)銷。所有的系統(tǒng)時(shí)鐘源能在16位的時(shí)鐘分頻器和UDB內(nèi)，產(chǎn)生其它的時(shí)鐘頻率滿足用戶應(yīng)用需要，比如UART波特率生成器。PSoC3/5系統(tǒng)集成

--時(shí)鐘管理時(shí)鐘的生成和分配是通過(guò)PSoCCreatorIDE圖形化界面自動(dòng)完成的。這是基于完整地系統(tǒng)要求，大大加速了設(shè)計(jì)的進(jìn)程。

PSoCCreator允許設(shè)計(jì)者用最小的輸入建立時(shí)鐘系統(tǒng)。設(shè)計(jì)者能指定期望的時(shí)鐘頻率和精度。PSoC3/5系統(tǒng)集成

--時(shí)鐘管理時(shí)鐘系統(tǒng)的主要功能主要包括：

1）七個(gè)通用的時(shí)鐘源：3-62/74MHzIMO，3MHz的精度為±1%；4-33MHz外部晶體振蕩器（MHzECO）；時(shí)鐘倍頻器為USB模塊提供了倍頻時(shí)鐘輸出；來(lái)自外部的I/O或者其它邏輯的DSI信號(hào)；來(lái)自IMO，MHzECO，DSI的24-67/80MHz部分的PLL；時(shí)鐘倍頻器；1kHz，33kHz，100kHz的ILO用于看門(mén)狗定時(shí)器（WDT）和休眠定時(shí)器；32.768kHz外部晶體振蕩器用于實(shí)時(shí)時(shí)鐘RTC；PSoC3/5系統(tǒng)集成

--時(shí)鐘管理2）IMO有一個(gè)USB模式，自動(dòng)鎖定到USB總線時(shí)鐘，而不需要用于USB的外部的晶體振蕩器；3）獨(dú)立來(lái)源的分頻器；4）8個(gè)16位的時(shí)鐘分頻器用于數(shù)字系統(tǒng)；5）4個(gè)16位時(shí)鐘分頻器用于模擬系統(tǒng)；6）專用的16位的分頻器用于CPU總線和CPU時(shí)鐘；7）PSoCCreator的自動(dòng)時(shí)鐘配置；PSoC3/5系統(tǒng)集成

--時(shí)鐘管理振蕩器的性能指標(biāo)源FminFmin公差FmaxFmax公差啟動(dòng)時(shí)間IMO3MHz±1%62/74MHz±7%最大10usMHzECO4MHz取決于晶體33MHz取決于晶體典型5ms，最大取決晶振DSI0MHz取決輸入66MHz取決輸入取決輸入PLL24MHz取決于輸入67/80MHz取決于輸入最大250uS倍頻器12MHz取決于輸入48MHz取決于輸入最大1uSILO1kHz-50%，+100%100kHz-55%，+100%在低功耗下，最大15mskHzECO32kHz取決晶振32kHz取決晶振典型500ms，最大取決晶體PSoC3/5系統(tǒng)集成

--時(shí)鐘管理時(shí)鐘管理

--內(nèi)部振蕩器

1．內(nèi)部主振蕩器IMO

在大多數(shù)設(shè)計(jì)中，IMO（精度±1%）是所要求的唯一的時(shí)鐘源，IMO操作不需要外部元件和輸出一個(gè)穩(wěn)定時(shí)鐘。IMO和PLL一起產(chǎn)生最高系統(tǒng)工作頻率。

IMO提供時(shí)鐘輸出為3，6，12，24，48和62/74MHz。時(shí)鐘管理

--內(nèi)部振蕩器2．時(shí)鐘倍頻器時(shí)鐘倍頻器提供輸入時(shí)鐘頻率兩倍的時(shí)鐘輸出。時(shí)鐘倍頻器的頻率輸入范圍為6-24MHz（提供輸出的范圍為12-48MHz）。它能使用來(lái)自IMO，MHzECO或者DSI（外部引腳）的輸入時(shí)鐘。時(shí)鐘倍頻器典型的用于USB的時(shí)鐘。時(shí)鐘管理

--內(nèi)部振蕩器

3．相位鎖相環(huán)

PLL使低頻和高精度的時(shí)鐘合成到高頻時(shí)鐘。PLL塊使得基于不同的輸入源產(chǎn)生時(shí)鐘頻率。PLL輸出時(shí)鐘頻率范圍為24-67/80MHz。

PLL的輸入和反饋分頻器支持4032個(gè)離散的比率可以建立任何所需要的系統(tǒng)時(shí)鐘頻率。PLL輸出時(shí)鐘的精度取決于輸入時(shí)鐘源的精度。

PLL最通常的用法是將在3MHz的IMO進(jìn)行倍乘，這樣可以產(chǎn)生最高頻率的精確CPU和系統(tǒng)時(shí)鐘。時(shí)鐘管理

--內(nèi)部振蕩器

PLL可以在250us內(nèi)鎖定相位?？梢耘渲檬褂脕?lái)自IMO，MHzECO或DSI的時(shí)鐘源。當(dāng)PLL鎖定后（使用一個(gè)比特來(lái)標(biāo)識(shí)PLL鎖定狀態(tài)），就可以使用這些時(shí)鐘源。鎖定信號(hào)通過(guò)DSI連接來(lái)產(chǎn)生中斷。在進(jìn)入低功耗模式前，禁止PLL。時(shí)鐘管理

--內(nèi)部振蕩器

4．內(nèi)部低速振蕩器

ILO為低功耗提供了低頻時(shí)鐘，包括WDT，休眠定時(shí)器。ILO產(chǎn)生三個(gè)不同的時(shí)鐘1kHz，33kHz和100kHz。

1kHz時(shí)鐘（CLK1K）典型的用在背景“心跳”定時(shí)器。這個(gè)時(shí)鐘用于低功耗的監(jiān)控操作，比如WDT和長(zhǎng)時(shí)間的休眠間隔。中心時(shí)間輪（Centraltimewheel,CTW）是一個(gè)1kHz，自由運(yùn)行的，由ILO驅(qū)動(dòng)的13位定時(shí)器。除了“冬眠”模式和CPU在調(diào)試模式下停止運(yùn)行以外的其它情況，CTW總是使能的。CTW也用于產(chǎn)生周期性的中斷用于定時(shí)目的或者從低功耗模式下喚醒系統(tǒng)。CPU能復(fù)位CTW。時(shí)鐘管理

--內(nèi)部振蕩器

CTW能被配置用來(lái)周期性的喚醒系統(tǒng)和選擇產(chǎn)生中斷。這就使得靈活的、周期性的從低功耗模式喚醒或者非精確時(shí)序應(yīng)用。要求精確定時(shí)的系統(tǒng)時(shí),使用實(shí)時(shí)時(shí)鐘的能力而不使用CTW。

100kHz時(shí)鐘（CLK100K）是一個(gè)低功耗的時(shí)鐘用來(lái)運(yùn)行CPU。它能產(chǎn)生時(shí)間間隔，比如使用快速時(shí)間輪（fasttimewheel,FST）產(chǎn)生快速休眠間隔。FST可設(shè)置為當(dāng)?shù)竭_(dá)預(yù)設(shè)的時(shí)間值后自動(dòng)復(fù)位。這就使得比使用CTW，具有能更高頻的靈活和周期性的喚醒CPU的能力。FST能在計(jì)數(shù)到達(dá)預(yù)設(shè)值后產(chǎn)生可選的中斷。時(shí)鐘管理

--外部振蕩器

1．MHz外部晶體振蕩器

MHz外部晶體振蕩器（ExternalCrystalOscillator，ECO）使用外部的晶振提供高頻，高精度的時(shí)鐘驅(qū)動(dòng)。它支持寬范圍的晶體類型，范圍為4-33MHz。當(dāng)和PLL一起使用時(shí)，能產(chǎn)生最高的CPU和系統(tǒng)時(shí)鐘。

GPIO引腳連接到外部的晶體和電容是固定的。MHzECO精度取決于所選擇的晶體。時(shí)鐘管理

--外部振蕩器

2．32.768kHzECO32.768kHz的外部晶體振蕩器提供了高精度的定時(shí)（最小功耗）。32kHzECO和休眠定時(shí)器直接連接為實(shí)時(shí)時(shí)鐘（RealTimeClock，RTC）提供時(shí)鐘源。RTC使用1秒的中斷間隔使得在CPU內(nèi)實(shí)現(xiàn)RTC的功能。振蕩器工作在兩個(gè)不同的功耗模式下。GPIO引腳連接到外部的晶體和電容是固定的。時(shí)鐘管理

--外部振蕩器圖

MHzECO結(jié)構(gòu)圖圖

32kHzECO結(jié)構(gòu)時(shí)鐘管理

--外部振蕩器

3．?dāng)?shù)字系統(tǒng)互聯(lián)

DSI為與I/O連接的外部時(shí)鐘提供了布線連接。振蕩器也能在芯片內(nèi)的數(shù)字系統(tǒng)和UDB內(nèi)產(chǎn)生。當(dāng)基本的DSI時(shí)鐘輸入提供訪問(wèn)所有時(shí)鐘資源的時(shí)侯，最多8個(gè)其它的DSI時(shí)鐘（內(nèi)部或外部生成的）可以直接連接到8個(gè)數(shù)字時(shí)鐘分頻器上。只有存在多個(gè)高精度時(shí)鐘源的情況下才是可能的。時(shí)鐘管理

--時(shí)鐘分配及USB時(shí)鐘

所有的7個(gè)時(shí)鐘源都輸入到中心時(shí)鐘分配系統(tǒng)。分配系統(tǒng)用于產(chǎn)生多個(gè)高精度的時(shí)鐘。這些時(shí)鐘根據(jù)用戶的要求定制，消除了那些通常在與外設(shè)連接的有限分辨率標(biāo)定器所發(fā)現(xiàn)的問(wèn)題。時(shí)鐘分配系統(tǒng)產(chǎn)生下面的時(shí)鐘樹(shù)：系統(tǒng)時(shí)鐘用于選擇和提供系統(tǒng)中最快的時(shí)鐘，用于通用的系統(tǒng)時(shí)鐘要求和PSoC芯片的時(shí)鐘同步；總線時(shí)鐘16位分頻器使用系統(tǒng)時(shí)鐘來(lái)產(chǎn)生系統(tǒng)總線時(shí)鐘用于數(shù)據(jù)傳輸和CPU。CPU時(shí)鐘直接來(lái)自總線時(shí)鐘；時(shí)鐘管理

--時(shí)鐘分配及USB時(shí)鐘8個(gè)可編程的16位的時(shí)鐘分頻器產(chǎn)生數(shù)字系統(tǒng)時(shí)鐘用于數(shù)字系統(tǒng)的使用。數(shù)字系統(tǒng)時(shí)鐘能產(chǎn)生來(lái)自7個(gè)時(shí)鐘源的定制的時(shí)鐘。比如：波特率生成器、精確的PWM周期和定時(shí)器時(shí)鐘等。如果要求多于8個(gè)時(shí)鐘分頻器，UDB和固定功能的定時(shí)器/計(jì)數(shù)器/PWM也能產(chǎn)生時(shí)鐘。4個(gè)16位的時(shí)鐘分頻器產(chǎn)生時(shí)鐘用于模擬系統(tǒng)元件，比如：ADC和混頻器。模擬時(shí)鐘分頻器提供了抖動(dòng)控制來(lái)保證關(guān)鍵的模擬事件不會(huì)和數(shù)字開(kāi)關(guān)事件同時(shí)發(fā)生。這用于減少模擬系統(tǒng)噪聲。時(shí)鐘管理

--時(shí)鐘分配及USB時(shí)鐘每個(gè)時(shí)鐘分頻器是由8輸入的復(fù)用開(kāi)關(guān)、一個(gè)16位的時(shí)鐘分頻器（除2或更高）產(chǎn)生50%占空比的數(shù)字時(shí)鐘，系統(tǒng)時(shí)鐘再同步邏輯和消抖邏輯。來(lái)自數(shù)字時(shí)鐘樹(shù)的輸出能布線連接到數(shù)字系統(tǒng)互聯(lián)和返回到時(shí)鐘系統(tǒng)作為輸入，允許時(shí)鐘鏈最大到達(dá)32位。時(shí)鐘管理

--時(shí)鐘分配及USB時(shí)鐘

USB時(shí)鐘域是獨(dú)一無(wú)二的，它和主時(shí)鐘網(wǎng)絡(luò)是異步操作的。

USB邏輯包含到芯片的同步總線接口，同時(shí)運(yùn)行一個(gè)異步時(shí)鐘來(lái)處理USB數(shù)據(jù)。

USB邏輯要求48MHz的時(shí)鐘頻率。這個(gè)頻率能從不同的源產(chǎn)生，包含48MHz的DSI時(shí)鐘或者內(nèi)部24MHz振蕩器的倍頻值，DSI信號(hào)或者晶體振蕩器。PSoC3/5系統(tǒng)集成

--電源管理PSoC3/5系統(tǒng)集成

--電源管理

PSoC3/5的電源系統(tǒng)由獨(dú)立的模擬VDDA、數(shù)字VDDD、I/OVddiox供電引腳構(gòu)成。電源系統(tǒng)包含兩個(gè)內(nèi)部的1.8V的電源管理器，用于為內(nèi)部核邏輯提供數(shù)字Vccd和模擬電源Vcca。PSoC3/5系統(tǒng)集成

--電源管理電源Vccd和Vcca每個(gè)輸出引腳必須外接去耦合電容。Vccd引腳必須盡可能短的連接在一起，連接到1uF±10%的X5R電容。電源系統(tǒng)也包含休眠管理器，I2C電源管理器和冬眠管理器。電源管理

--電源模式

電源模式有：活動(dòng)（Active）、交替活動(dòng)（AlternateActive）、休眠（Sleep）和冬眠（Hibernate）。

電源模式電源模式描述進(jìn)入條件喚醒源活動(dòng)時(shí)鐘管理器Active操作基本模式，所有外設(shè)可用（可編程）喚醒、復(fù)位、手工寄存器進(jìn)入任何中斷任何（可編程）所有管理器可用。如果使用外部管理，數(shù)字和模擬管理器能被禁止AlternateActive類似于Active模式，典型配置用于很少的外設(shè)活動(dòng)，減少功耗。一個(gè)可能的配置是關(guān)閉CPU和Flash，全速運(yùn)行外設(shè)手工寄存器進(jìn)入任何中斷任何（可編程）所有管理器可用。如果使用外部管理，數(shù)字和模擬管理器能被禁止電源管理

--電源模式電源模式描述進(jìn)入條件喚醒源活動(dòng)時(shí)鐘管理器Sleep所有子系統(tǒng)自動(dòng)禁止手工寄存器進(jìn)入比較器、PICU，I2C，RTC，CTW，LVDILO/kHzECO所有數(shù)字和模擬管理器“嗡嗡”，如果使用外部管理，數(shù)字和模擬管理器能被禁止Hibernate所有子系統(tǒng)自動(dòng)禁止最低功耗消耗模式，除了“冬眠”管理器使能外，所有的外設(shè)和內(nèi)部管理器被禁止，配置和存儲(chǔ)器內(nèi)容被保留。

手工寄存器進(jìn)入PICU只有冬眠管理器活動(dòng)

電源模式電源管理

--電源模式活動(dòng)是主處理模式。它的功能是可配置的。通過(guò)使用獨(dú)立的電源配置模板寄存器,使能或者禁止每個(gè)電源可控制的子系統(tǒng)。在交替活動(dòng)模式下，使能很少量的子系統(tǒng)被，這樣就降低了系統(tǒng)功耗。在休眠模式下，大部分資源被禁止，而不考慮模板設(shè)置。休眠模式被優(yōu)化提供了定時(shí)的休眠間隔以及RTC時(shí)鐘功能。最低功耗模式是“冬眠”，保留了寄存器和SRAM的狀態(tài)，但是沒(méi)有時(shí)鐘，只允許來(lái)自I/O的喚醒。電源管理

--電源模式休眠模式喚醒時(shí)間電流（典型）代碼執(zhí)行數(shù)字源模擬源可用時(shí)鐘源喚醒源復(fù)位源Active-2mA是所有所有所有-所有AlternateActive-TBD用戶定義所有所有所有-所有Sleep<15us2uA否I2C比較器ILO/kHzECO比較器、PICU，I2C，RTC，CTW，LVDXRES,LVD,WDRHibernate<100us300nA否無(wú)無(wú)無(wú)PICUXRES電源管理

--電源模式圖電源模式狀態(tài)變換電源管理

--電源模式1．活動(dòng)模式活動(dòng)模式是芯片基本的操作模式。當(dāng)處于活動(dòng)模式，活動(dòng)配置模板比特控制位用于控制可用的資源，使能或者禁止使用這些資源。當(dāng)資源被禁止使用時(shí)，數(shù)字時(shí)鐘被“門(mén)控”，禁止模擬偏置電流，漏電流也被合理的降低。用戶固件通過(guò)設(shè)置和清除活動(dòng)配置模板內(nèi)的比特位，動(dòng)態(tài)地控制子系統(tǒng)的功耗。CPU能禁止本身，在這種情況下，CPU在下一個(gè)喚醒事件中被自動(dòng)的重新使能。當(dāng)喚醒事件發(fā)生時(shí)，全局模式總是返回到活動(dòng)模式，自動(dòng)的使能CPU，而不考慮模板的設(shè)置情況?；顒?dòng)模式是啟動(dòng)時(shí)默認(rèn)的全局電源(Power）模式。電源管理

--電源模式

2．交替活動(dòng)模式交替活動(dòng)模式和活動(dòng)模式類似。在交替模式下，使能很少的子系統(tǒng)，這樣可以降低系統(tǒng)功耗。一個(gè)可能的配置是關(guān)閉CPU和Flash，全速運(yùn)行外設(shè)。

3．休眠模式當(dāng)恢復(fù)時(shí)間15us是可接受的，休眠模式減少功耗模式。喚醒時(shí)間被用來(lái)確保電源管理器輸出足夠穩(wěn)定以便進(jìn)入活動(dòng)模式。電源管理

--電源模式

4．冬眠模式在冬眠模式，幾乎所有內(nèi)部功能被禁止。內(nèi)部電壓降低到最低水平保持重要系統(tǒng)的“生命力”。在冬眠模式下保留配置狀態(tài)和SRAM數(shù)據(jù)。被配置成數(shù)字輸出的GPIO保持先前的值，外部的GPIO引腳中斷設(shè)置被保存。芯片只能從冬眠模式返回用于響應(yīng)外部I/O中斷。從冬眠模式中的恢復(fù)時(shí)間小于100us。電源管理

--電源模式

5．喚醒事件喚醒事件是可配置的，來(lái)自一個(gè)中斷或者芯片的復(fù)位。喚醒事件恢復(fù)系統(tǒng)到活動(dòng)模式。中斷源包括：內(nèi)部產(chǎn)生的中斷、電源監(jiān)控器、CTW和I/O中斷。內(nèi)部的中斷源可以來(lái)自不同的外設(shè)，比如：模擬比較器和UDB。CTW提供了周期性的中斷來(lái)允許系統(tǒng)喚醒，輪詢外設(shè)，或者執(zhí)行實(shí)時(shí)功能。復(fù)位事件源包括：外部復(fù)位引腳XRES，WDT和精確復(fù)位PRES。電源管理

--升壓轉(zhuǎn)換器

PSoC應(yīng)用時(shí)，其供電電壓可以低于1.71V，比如太陽(yáng)能或單個(gè)鋰電池供電，可能使用片上的升壓轉(zhuǎn)化器（boostconverter）。升壓轉(zhuǎn)化器用于系統(tǒng)要求操作的電壓高于供電電壓的應(yīng)用。比如，在3.3V的系統(tǒng)中驅(qū)動(dòng)5V的LCD。升壓轉(zhuǎn)換器接受的輸入電壓可以低到0.5V。通過(guò)一個(gè)低成本的電感，它生成一個(gè)可選擇的輸出電源，提供足夠的電流來(lái)操作PSoC和其他板上元件。電源管理

--升壓轉(zhuǎn)換器

升壓轉(zhuǎn)換器接收輸入電壓從0.5V~5.5V（Vbat）。轉(zhuǎn)換器提供一個(gè)用戶可配置1.8V-5.0V輸出電壓Vboost（Vbat<Vboost）。如果Vbat>Vboost，則Vbat=Vboost。塊可以傳遞最大50mA（Iboost）(取決于配置)。電源管理

--升壓轉(zhuǎn)換器圖升壓轉(zhuǎn)換器的應(yīng)用電源管理

--升壓轉(zhuǎn)換器

四個(gè)引腳和升壓轉(zhuǎn)換器相關(guān)，包括：Vbat，Vssb，Vboost，Ind。升壓輸出電壓在Vboost引腳被檢測(cè)，必須直接連接到芯片的供電輸入。一個(gè)電感連接到Vbat和Ind引腳之間。設(shè)計(jì)者可以優(yōu)化電感的值來(lái)增加升壓轉(zhuǎn)換器的效率（基于輸入電壓、輸出電壓電流和開(kāi)關(guān)頻率）。當(dāng)Vboost>3.6V時(shí)，使用外部的肖特基二極管。電源管理

--升壓轉(zhuǎn)換器升壓轉(zhuǎn)換器可以工作在兩種不同的模式：活動(dòng)或待機(jī)模式?；顒?dòng)模式是普通的操作模式，在這種模式下升壓轉(zhuǎn)換器產(chǎn)生調(diào)節(jié)的輸出電壓。在待機(jī)模式下，幾乎禁止升壓功能，這樣就降低了升壓電路的功耗。在待機(jī)模式下，轉(zhuǎn)換器能被配置成提供低功耗，低電流的調(diào)節(jié)。當(dāng)輸出電壓低于編程值時(shí)，外部的32kHz晶振能被用來(lái)在時(shí)鐘的上升沿和下降沿產(chǎn)生電感升壓脈沖，這叫做自動(dòng)錘打模式（automaticthumpmode,ATM）。電源管理

--升壓轉(zhuǎn)換器升壓在活動(dòng)模式下典型的吸收200uA電流，而在待機(jī)模式下吸收12uA電流。升壓操作模式減少了總體的芯片功耗。

電源管理

--升壓轉(zhuǎn)換器芯片和升壓模式兼容性芯片電源模式升壓模式芯片活動(dòng)模式升壓能工作在活動(dòng)或待機(jī)模式芯片休眠模式升壓能工作在活動(dòng)或待機(jī)模式，然而，推薦升壓工作在待機(jī)模式用于降低功耗芯片冬眠模式升壓只能工作在活動(dòng)模式。然而，推薦在芯片冬眠模式不使用升壓，這是由于在升壓活動(dòng)模式下的大電流消耗。電源管理

--升壓轉(zhuǎn)換器

開(kāi)關(guān)頻率設(shè)置為100kHz，400kHz，2MHz，或者32kHz用于優(yōu)化效率和元件開(kāi)銷。使用振蕩器內(nèi)部到升壓轉(zhuǎn)換器模塊，能產(chǎn)生100kHz，400kHz，2MHz開(kāi)關(guān)頻率。當(dāng)選擇32kHz開(kāi)關(guān)頻率時(shí)，時(shí)鐘來(lái)源于32kHz外部晶體振蕩器。32kHz的外部時(shí)鐘是最基本專用于升壓待機(jī)模式。如果在一個(gè)應(yīng)用中，沒(méi)有使用升壓轉(zhuǎn)換器，將Vbat，Vssb和Vboost引腳接地，不連接Ind引腳。復(fù)位

--復(fù)位模塊功能介紹

PSoC3/5有多個(gè)內(nèi)部和外部復(fù)位源。圖4.7給出了復(fù)位的結(jié)構(gòu)圖，復(fù)位源包括：

1.電源監(jiān)控當(dāng)上電、活動(dòng)和休眠狀態(tài)下，在幾個(gè)不同模式，模擬和數(shù)字電源電壓，VDDA，VDDD，Vcca和Vccd\被監(jiān)控。如果任何一個(gè)電壓超出了預(yù)先設(shè)置的范圍，就會(huì)產(chǎn)生復(fù)位。監(jiān)控器是可編程的，在達(dá)到復(fù)位門(mén)檻前的某些條件下，用來(lái)向CPU產(chǎn)生中斷。復(fù)位

--復(fù)位模塊功能介紹復(fù)位

--復(fù)位模塊功能介紹

2.外部芯片能通過(guò)按下復(fù)位引腳（XRES為低），來(lái)產(chǎn)生復(fù)位。XRES引腳包括一個(gè)內(nèi)部的上拉電阻到Vddio1。VDDD，VDDA，Vddio1必須在脫離復(fù)位狀態(tài)前供電。

3.看門(mén)狗定時(shí)器看門(mén)狗定時(shí)器用于監(jiān)控處理器指令的執(zhí)行。如果看門(mén)狗定時(shí)器在給定的時(shí)間周期內(nèi)沒(méi)有被處理器復(fù)位，那么看門(mén)狗定時(shí)器將產(chǎn)生復(fù)位信號(hào)。復(fù)位

--復(fù)位模塊功能介紹

4．軟件

PSoC3/5能在軟件的控制下產(chǎn)生復(fù)位。系統(tǒng)復(fù)位是指處理器、模擬和數(shù)字外設(shè)和寄存器都被復(fù)位。復(fù)位狀態(tài)寄存器保存最近的復(fù)位或者電源電壓監(jiān)控中斷。程序可以查看寄存器來(lái)檢測(cè)和報(bào)告異常條件。復(fù)位

--復(fù)位模塊功能介紹

1．IPORIPOR為上電復(fù)位，即上電時(shí)，IPOR監(jiān)測(cè)VDDD和VDDA的電壓（直接在引腳和相對(duì)應(yīng)的內(nèi)部電源管理器）。防護(hù)電平（triplevel）精度不高，設(shè)置為1V，這個(gè)設(shè)置電壓低于最低指定的操作電壓，但是足夠高以用于內(nèi)部的電路復(fù)位和保持它們復(fù)位狀態(tài)。監(jiān)控器生成一個(gè)復(fù)位脈沖，最少為100ns寬度。如果一個(gè)或多個(gè)電壓上升速度慢的話，這個(gè)脈沖可以更寬。當(dāng)內(nèi)部的數(shù)字供電是穩(wěn)定的，保持IPOR的電源被禁止（即不保持IPOR的電源）。電源監(jiān)控然后轉(zhuǎn)到了高精度的低電壓的復(fù)位電路PRES。當(dāng)電壓足夠高到可以釋放PRES時(shí)，啟動(dòng)IMO。復(fù)位

--復(fù)位模塊功能介紹

2．PRESPRES為高精度的低電壓復(fù)位。當(dāng)上電后，電路監(jiān)控器監(jiān)控模擬和數(shù)字內(nèi)部管理器的輸出。管理器輸出與高精度參考電壓進(jìn)行比較。PRES的響應(yīng)過(guò)程和IPOR的響應(yīng)過(guò)程是一樣的。在普通操作模式下，程序不能禁止數(shù)字PRES電路。能禁止模擬電源管理器，這樣也就禁止了模擬部分的PRES。在休眠和冬眠模式下，PRES電路被自動(dòng)禁止，一個(gè)例外是在休眠模式下，管理器被周期性的激活來(lái)提供監(jiān)控服務(wù)以減少喚醒時(shí)間。在這些時(shí)間，PRES電路也“嗡嗡（buzz）”以允許周期性的電壓監(jiān)控。復(fù)位

--復(fù)位模塊功能介紹

3．ALVI，DLVI，AHVIALVI，DLVI，AHVI為模擬/數(shù)字低電壓中斷，模擬高電壓中斷。中斷電路可用于檢測(cè)VDDA和VDDD是否超過(guò)了電壓范圍。對(duì)于AHVI，VDDA與一個(gè)固定防護(hù)電平比較。對(duì)于ALVI和DLVI，VDDA和VDDD與一個(gè)可編程的防護(hù)電平比較。ALVI和DLVI，也能配置產(chǎn)生芯片復(fù)位而不是中斷。復(fù)位

--復(fù)位模塊功能介紹模擬/數(shù)字低電壓中斷，模擬高電壓中斷中斷供電電壓范圍可用的短路電平精度DLVIVDDD1.71V-5.5V1.70V-5.45V（在250mV增量?jī)?nèi)）±2%ALVIVDDA1.71V-5.5V1.70V-5.45V（在250mV增量?jī)?nèi)）±2%AHVIVDDA1.71V-5.5V5.75V±2%

監(jiān)控器被禁止，一直到IPOR后為止。在休眠模式下，這些電路被周期性的喚醒。如果一個(gè)中斷在“嗡嗡”的時(shí)候產(chǎn)生，系統(tǒng)首先進(jìn)入到喚醒序列。然后，中斷被識(shí)別和服務(wù)。復(fù)位

--其它復(fù)位源

1．XRES

PSoC有一個(gè)GPIO引腳能被配置作為一個(gè)外部復(fù)位或?qū)Ｓ玫耐獠繌?fù)位（ExternalReset，XRES）引腳。當(dāng)專用的XRES引腳或者GPIO引腳被配置后，引腳為低電平時(shí)，器件處于復(fù)位狀態(tài)。對(duì)XRES的響應(yīng)和IPOR是相同的。通過(guò)拉低外部復(fù)位引腳來(lái)復(fù)位整個(gè)系統(tǒng)，該引腳它包含一個(gè)內(nèi)部的到Vddio1上拉電阻。在休眠和冬眠模式下，XRES是活動(dòng)的。復(fù)位

--其它復(fù)位源2．SRES

軟件復(fù)位（SoftwareReset，SRES）能在程序的控制下通過(guò)設(shè)置軟件復(fù)位寄存器的位來(lái)使用。這可以直接通過(guò)程序或間接的通過(guò)DMA訪問(wèn)來(lái)實(shí)現(xiàn)。對(duì)SRES的響應(yīng)和IPOR之后是相同的。復(fù)位

--其它復(fù)位源

3．DRES

數(shù)字邏輯復(fù)位（DigitalReset，DRES）能來(lái)自UDB或者其他邏輯外設(shè)源（通過(guò)DSI到可配置的XRES引腳P1[2]），來(lái)產(chǎn)生硬件控制的復(fù)位。引腳必須被放置在XRES模式。對(duì)DRES的響應(yīng)和IPOR是相同的。復(fù)位

--其它復(fù)位源

4．WRES

看門(mén)狗復(fù)位（WatchdogReset，WRES）用于監(jiān)控軟件程序沒(méi)有長(zhǎng)時(shí)間的正確執(zhí)行程序。當(dāng)程序周期性的復(fù)位看門(mén)狗時(shí)，看門(mén)狗正確運(yùn)行。如果看門(mén)狗在用戶定義的時(shí)間內(nèi)沒(méi)有復(fù)位，則產(chǎn)生WRES。注意：IPOR禁止看門(mén)狗功能。程序通過(guò)設(shè)置寄存器在代碼合適的地方使能看門(mén)狗功能。一旦設(shè)置該位時(shí)，不能再次清除該位（只有IPOR可以清除）。I/O系統(tǒng)和布線

--I/O系統(tǒng)特性

PSoC的I/O非常靈活。每個(gè)GPIO都具有模擬和數(shù)字I/O的性能。所有的I/O都有很多驅(qū)動(dòng)模式，這些驅(qū)動(dòng)模式在POR時(shí)進(jìn)行設(shè)置。PSoC通過(guò)Vddio引腳也提供了最多4個(gè)單獨(dú)的I/O電壓域。在PSoC上有兩種類型的I/O引腳；與USB相關(guān)的提供了第三類的引腳。通用輸入/輸出（GeneralPurposeI/O,GPIO）和特殊輸入輸出（SpecialI/O，SIO）提供了相似的數(shù)字功能，它們的區(qū)別在于模擬電路能力和驅(qū)動(dòng)能力。包含USB的PSoC提供了兩個(gè)USBIO引腳支持指定的USB功能和有限的GPIO能力。I/O系統(tǒng)和布線

--I/O系統(tǒng)特性所有的I/O都可用于數(shù)字輸入和輸出。此外，所有的I/O都能產(chǎn)生中斷。I/O引腳的靈活和高級(jí)能力，加上任何信號(hào)到任意引腳的連接性能，大大簡(jiǎn)化了電路和電路板的設(shè)計(jì)。所有的I/O也能用于輸入，電容感應(yīng)，LCD段驅(qū)動(dòng)。而SIO引腳用于超出VDDA的電壓和用于可變成的輸出電壓。I/O系統(tǒng)和布線

--I/O系統(tǒng)特性1．GPIO和SIO都支持的特性1）用戶可編程的端口復(fù)位狀態(tài)；2）用于最多四組I/O的單獨(dú)供電和電壓；3）數(shù)字外設(shè)使用DSI連接到引腳；4）CPU和DMA可訪問(wèn)的輸入，輸出，輸入/輸出5）每個(gè)引腳都可以是中斷源，可以配置成上升沿、下降沿或者雙沿。如果要求的話，通過(guò)DSI可以支持電平的中斷觸發(fā)。6）抖動(dòng)率控制的數(shù)字輸出驅(qū)動(dòng)模式；7）基于端口和引腳的訪問(wèn)端口控制和配置寄存器；8）獨(dú)立的端口讀PS和寫(xiě)DR數(shù)據(jù)寄存器，以避免讀修改寫(xiě)錯(cuò)誤；9）基于引腳的特殊功能；I/O系統(tǒng)和布線

--I/O系統(tǒng)特性I/O系統(tǒng)和布線

--I/O系統(tǒng)特性2．如圖所示，GPIO支持的擴(kuò)展特性1）有LCD驅(qū)動(dòng)的PSoC支持LCD段驅(qū)動(dòng)；2）有電容感應(yīng)（CapSense）驅(qū)動(dòng)的PSoC支持CapSense；3）模擬輸入和輸出能力；4）連續(xù)的100uA鉗位電流能力；5）標(biāo)準(zhǔn)驅(qū)動(dòng)能力降到1.71V；I/O系統(tǒng)和布線

--I/O系統(tǒng)特性圖SIO塊圖I/O系統(tǒng)和布線

--I/O系統(tǒng)特性3．如圖所示，SIO支持的擴(kuò)展特性1）比GPIO強(qiáng)的驅(qū)動(dòng)能力；2）熱插拔能力（5V的容限）；3）可編程和管理的高輸入，輸出驅(qū)動(dòng)電平可降到1.2V；4）無(wú)模擬輸入、電容感應(yīng)和LCD驅(qū)動(dòng)能力；5）過(guò)電壓容限最大5.5V；6）SIO能作為通用的模擬比較器；I/O系統(tǒng)和布線

--I/O系統(tǒng)特性圖USB塊圖I/O系統(tǒng)和布線

--I/O系統(tǒng)特性4．如圖所示，USBIO特性1）全速USB2.0；2）用于通用目的的最大驅(qū)動(dòng)能力；3）用于CPU和DMA的輸入，輸出，輸入/輸出；4）數(shù)字輸出（CMOS）驅(qū)動(dòng)模式；5）每個(gè)引腳是中斷源，可配置為上升沿，下降沿，或雙沿。I/O系統(tǒng)和布線

--I/O引腳模式

GPIO和SIO引腳可以單獨(dú)的配置成下圖所示的任何一種模式。每個(gè)引腳使用三個(gè)配置位DM[2:0]，在寄存器PRTxDM[2:0]中設(shè)置。下表給出了每種配置模式下的具體配置值。I/O系統(tǒng)和布線

--I/O引腳模式高阻模擬高阻數(shù)字上拉下拉開(kāi)漏驅(qū)動(dòng)低開(kāi)漏驅(qū)動(dòng)高強(qiáng)驅(qū)動(dòng)上拉和下拉

驅(qū)動(dòng)模式I/O系統(tǒng)和布線

--I/O引腳模式驅(qū)動(dòng)模式設(shè)置模式編號(hào)驅(qū)動(dòng)模式PRTxDM2PRTxDM1PRTxDM0PRTxDR=1PRTxDR=00高阻模擬000高阻高阻1高阻數(shù)字001高阻高阻2上拉010電阻高（5K）強(qiáng)低3下拉011強(qiáng)高電阻低（5K）4開(kāi)漏驅(qū)動(dòng)低100高阻強(qiáng)低5開(kāi)漏驅(qū)動(dòng)高101強(qiáng)高高阻6強(qiáng)驅(qū)動(dòng)110強(qiáng)高強(qiáng)低7上拉和下拉111電阻高（5K）電阻低（5K）I/O系統(tǒng)和布線

--I/O引腳模式注意，實(shí)際的I/O引腳電壓由所選擇的驅(qū)動(dòng)模式和引腳的負(fù)載所決定。比如：如果一個(gè)GPIO引腳配置成上拉和驅(qū)動(dòng)高，而引腳是浮空的，則該引腳測(cè)量到的電平為高邏輯狀態(tài)。如果相同的GPIO引腳被外部下拉到地，則該引腳測(cè)量到的電平為低邏輯狀態(tài)。I/O系統(tǒng)和布線

--I/O引腳模式1.高阻模擬為默認(rèn)的復(fù)位狀態(tài)，關(guān)閉所有的輸出驅(qū)動(dòng)器和數(shù)字輸入緩沖區(qū)。這樣就避免由于來(lái)自浮空的電壓引起的流入數(shù)字輸入緩沖區(qū)的電流。這個(gè)狀態(tài)被推薦用于浮空或者支持模擬電壓的引腳。高阻模擬引腳不提供數(shù)字輸入功能。為了實(shí)現(xiàn)在休眠模式下的最低芯片電流，所有的I/O必須配置成高阻模擬模式或者引腳驅(qū)動(dòng)一個(gè)電源軌（通過(guò)PSoC芯片或者外部電路）。I/O系統(tǒng)和布線

--I/O引腳模式2.高阻數(shù)字使能輸入緩沖區(qū)用于數(shù)字信號(hào)輸入。這是一個(gè)標(biāo)準(zhǔn)的高阻狀態(tài)推薦用于數(shù)字輸入。3．上拉或下拉上拉或下拉各自在一個(gè)數(shù)據(jù)狀態(tài)下提供串行電阻，并且為其它提供了強(qiáng)驅(qū)動(dòng)能力。在這些模式下，引腳能被用于輸入/輸出。這些模式通常用于驅(qū)動(dòng)機(jī)械開(kāi)關(guān)。4．開(kāi)漏，驅(qū)動(dòng)高和開(kāi)漏，驅(qū)動(dòng)低開(kāi)漏模式提供在一種數(shù)據(jù)狀態(tài)下的高阻，并且為其它提供了強(qiáng)驅(qū)動(dòng)能力。引腳能被用于數(shù)字輸入/輸出。一個(gè)典型的應(yīng)用是驅(qū)動(dòng)I2C總線上的信號(hào)線。I/O系統(tǒng)和布線

--I/O引腳模式

5．強(qiáng)驅(qū)動(dòng)在高或低狀態(tài)下提供一個(gè)強(qiáng)的CMOS輸出驅(qū)動(dòng)。這是引腳標(biāo)準(zhǔn)的輸出模式。在通常情況下，強(qiáng)驅(qū)動(dòng)模式引腳不得用作輸入。這個(gè)模式經(jīng)常用于驅(qū)動(dòng)數(shù)字輸出信號(hào)或者外部的FET。

6．上拉和下拉與上拉或下拉模式類似，區(qū)別是總是存在串行電阻。高數(shù)據(jù)狀態(tài)被上拉，低數(shù)據(jù)狀態(tài)被下拉。這個(gè)模式通常用于當(dāng)其它可能引起短路的信號(hào)用來(lái)驅(qū)動(dòng)總線。I/O系統(tǒng)和布線

--I/O其它特性

1．引腳寄存器用來(lái)配置和作用與引腳的寄存器有兩種形式，這兩種形式可以被互換使用。所有的I/O寄存器以標(biāo)準(zhǔn)的端口形式使用，即寄存器的每一位對(duì)應(yīng)于一個(gè)端口引腳。這個(gè)寄存器形式是高效的用于同時(shí)快速重配置多個(gè)端口引腳。

I/O寄存器也可以以引腳形式使用，即連接8個(gè)最常使用的端口寄存器位到一個(gè)用于每個(gè)引腳的單個(gè)寄存器。這使得使用單次寄存器寫(xiě)，就可以實(shí)現(xiàn)各自引腳更快速的配置變化。I/O系統(tǒng)和布線

--I/O其它特性

2．雙向模式高速雙向模式能力允許引腳提供用于數(shù)據(jù)輸入信號(hào)的高阻數(shù)據(jù)驅(qū)動(dòng)模式和一個(gè)用戶選擇的第二種驅(qū)動(dòng)模式（使用PRTxDM[2:0]寄存器設(shè)置），比如同一引腳用于輸出信號(hào)的強(qiáng)驅(qū)動(dòng)模式（基于輔助總線控制信號(hào)狀態(tài)）。雙向模式用于處理器總線和通信接口，比如SPI的主輸入從輸出MISO引腳，該引腳要求動(dòng)態(tài)硬件控制輸出緩沖區(qū)。輔助控制總線可以連接到最多16個(gè)UDB或者外設(shè)，這些外設(shè)產(chǎn)生輸出使能信號(hào)到一個(gè)或多個(gè)引腳。I/O系統(tǒng)和布線

--I/O其它特性

3．抖動(dòng)率限制模式

GPIO和SIO引腳有快和低輸出抖動(dòng)率選項(xiàng)，用于強(qiáng)和開(kāi)漏驅(qū)動(dòng)模式。由于較慢的邊沿速率選項(xiàng)可以降低EMI，所以在不要求速度（<1MHz）時(shí)，推薦使用這個(gè)選項(xiàng)。快速抖動(dòng)率選擇用于1MHz-33MHz之間的速度要求。每個(gè)引腳通過(guò)PRTxSLW寄存器，對(duì)每個(gè)引腳的抖動(dòng)率進(jìn)行進(jìn)行獨(dú)立的配置。I/O系統(tǒng)和布線

--I/O其它特性4．引腳中斷所有的GPIO和SIO引腳都能產(chǎn)生中斷。每個(gè)端口的所有8個(gè)引腳，連接到它們自己的端口中斷控制單元（PortInterruptControlUnit，PICU）和相關(guān)的中斷向量

。端口的每個(gè)引腳是獨(dú)立的，可配置來(lái)檢測(cè)上升沿、下降沿，雙沿中斷或者不產(chǎn)生中斷。

I/O系統(tǒng)和布線

--I/O其它特性取決于每個(gè)引腳的配置模式的設(shè)置，每當(dāng)引腳上產(chǎn)生一個(gè)中斷事件，它相應(yīng)的中斷狀態(tài)寄存器的狀態(tài)位設(shè)置為‘1’和中斷請(qǐng)求送到中斷控制器。每個(gè)PICU在中斷控制器中有自己的的中斷向量和引腳狀態(tài)寄存器，用來(lái)確定中斷源到引腳級(jí)別。端口引腳中斷在休眠模式下保持活動(dòng)，允許使用外部中斷喚醒PSoC。不直接支持對(duì)于電平引起的中斷，當(dāng)需要支持電平引起的中斷時(shí)，UDB提供了這個(gè)功能。I/O系統(tǒng)和布線

--I/O其它特性

5．輸入緩沖區(qū)模式

GPIO和SIO輸入緩沖區(qū)能在端口級(jí)上進(jìn)行配置用于默認(rèn)的CMOS輸入門(mén)檻或者可選的LVTTL輸入門(mén)檻。所有的輸入緩沖區(qū)和施密特觸發(fā)器一起用于輸入遲滯。此外，能在任何驅(qū)動(dòng)模式下禁止各自引腳的輸入緩沖區(qū)。I/O系統(tǒng)和布線

--I/O其它特性

6．I/O供電支持取決于芯片和封裝，提供最多四個(gè)I/O引腳供電。每個(gè)I/O電源小于或等于芯片的VDDA引腳電源。這個(gè)特性允許用戶提供不同的I/O電平標(biāo)準(zhǔn)用于芯片上不同的引腳。

SIO也支持額外的管理用于與外部信號(hào)接口的高[輸出電平能力，這些外部信號(hào)的電壓低于各自的Vddio電壓。I/O系統(tǒng)和布線

--I/O其它特性

7．模擬連接這些連接只用于GPIO引腳。所有GPIO引腳可以被用于模擬輸入或輸出。加在引腳上的模擬電壓不能超過(guò)GPIO所屬的Vddio的電壓值。每個(gè)GPIO可以連接到一個(gè)模擬全局總線或者一個(gè)模擬開(kāi)關(guān)總線上，來(lái)連接任何引腳到任何內(nèi)部的模擬資源，比如ADC或者比較器。此外，選擇引腳提供直接連接到特定的特性，比如：高電流DAC或者放大器。I/O系統(tǒng)和布線

--I/O其它特性

8．CapSense

只應(yīng)用于GPIO。所有的GPIO能被用于創(chuàng)建電容感應(yīng)的按鈕或者滑塊。

9．LCD段驅(qū)動(dòng)只應(yīng)用于GPIO。所有的GPIO能被用于產(chǎn)生段和公共驅(qū)動(dòng)信號(hào)，用于驅(qū)動(dòng)LCD屏。

10．可調(diào)輸出電平只應(yīng)用于SIO引腳。SIO端口引腳支持提供一個(gè)調(diào)節(jié)的高輸出電平用于與外部信號(hào)接口，這些外部信號(hào)接口電壓低于SIO的Vddio的電平。SIO引腳可單獨(dú)配置，或者是標(biāo)準(zhǔn)的Vddio電平或者是調(diào)節(jié)的輸出（基于內(nèi)部生成的參考源）。典型的，使用一個(gè)VDAC產(chǎn)生一個(gè)參考源I/O系統(tǒng)和布線

--I/O其它特性

11．可調(diào)輸入電平只應(yīng)用于SIO引腳。SIO引腳默認(rèn)支持CMOS或者LVTTL輸入電平，也支持可編程電平下的差分模式。SIO引腳被分組成一對(duì)差分線。每個(gè)差分對(duì)共享一個(gè)參考生成器模塊，該模