數(shù)字電路習題集

【第一章（選擇、判斷共20題）一、選擇題1．以下代碼中為無權(quán)碼的為。A.8421BCD碼B.5421BCD碼C.余三碼D.格雷碼2．以下代碼中為恒權(quán)碼的為。碼B.5421BCD碼C.余三碼D.格雷碼`3．一位十六進制數(shù)可以用A.１B.２C.４位二進制數(shù)來表示。D.164．十進制數(shù)25用8421BCD碼表示為。10101015．在一個8位的存儲單元中，能夠存儲的最大無符號整數(shù)是。A.（256）10B.（127）10C.（FF）16D.（255）106．與十進制數(shù)（）10等值的數(shù)或代碼為。A.(01018421BCDB.16C.2D.8~7．矩形脈沖信號的參數(shù)有A.周期B.占空比C.脈寬D.掃描期。8．與八進制數(shù)8等值的數(shù)為：A.2B.16C.)16D.29.常用的BCD碼有A.奇偶校驗碼B.格雷碼碼D.余三碼10．與模擬電路相比，數(shù)字電路主要的優(yōu)點有。。A.容易設(shè)計B.通用性強C.保密性好D.抗干擾能力強—二、判斷題（正確打√，錯誤的打×）1.方波的占空比為。（）2.8421碼1001比0001大。（）3.數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無大小之分。（）4．格雷碼具有任何相鄰碼只有一位碼元不同的特性。（）5．八進制數(shù)（18）8比十進制數(shù)（18）10小。（）6．當傳送十進制數(shù)5時，在8421奇校驗碼的校驗位上值應(yīng)為1。（）】7．在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號，語音信號不是數(shù)字信號。（）8．占空比的公式為：q=tw/T，則周期T越大占空比q越小。（）9．十進制數(shù)（9）10比十六進制數(shù)（9）16小。（）10．當8421奇校驗碼在傳送十進制數(shù)（8）10時，在校驗位上出現(xiàn)了1時，表明在傳送過程中出現(xiàn)了錯誤。（）三、填空題1.描述脈沖波形的主要參數(shù)有、、、、、、。2.數(shù)字信號的特點是在3.。上和上都是斷續(xù)變化的，其高電平和低電平常用和來表示。4.分析數(shù)字電路的主要工具是，數(shù)字電路又稱作。5.在數(shù)字電路中，常用的計數(shù)制除十進制外，還有、、。6.常用的BCD碼有7.（.1011）2=(、、、等。常用的可靠性代碼有、等。)8=()168.(8=（）2=()10=()16=()8421BCD9.)10=（）2=(）2=()8=()8=()16)10=(）2=(10.(16=（)8421BCD)10=(11.(01111000)8421BCD=（)8=()16四、{五、思考題1．在數(shù)字系統(tǒng)中為什么要采用二進制2．格雷碼的特點是什么為什么說它是可靠性代碼3．奇偶校驗碼的特點是什么為什么說它是可靠性代碼第一章答案一、選擇題1．CD|2．AB3．C4．B5．CD6．ABCD7．ABC8．AB9．CD"10．BCD二、判斷題1.√2.×3.√4.√5.×6.√7.√8.×9.×10.√三、填空題1．幅度、周期、頻率、脈寬、上升時間、下降時間、占空比2．—3．時間、幅值、1、04．邏輯代數(shù)、邏輯電路5．二進制、八進制、十六進制6．8421BCD碼、2421BCD碼、5421BCD碼、余三碼、格雷碼、奇偶校驗碼7．8．(00109．10．11．？(10010101)12．1001110116784E四、思考題1．因為數(shù)字信號有在時間和幅值上離散的特點，它正好可以用二進制的1和0來表示兩種不同的狀態(tài)。2．格雷碼的任意兩組相鄰代碼之間只有一位不同，其余各位都相同，它是一種循環(huán)碼。這個特性使它在形成和傳輸過程中可能引起的錯誤較少，因此稱之為可靠性代碼。3．奇偶校驗碼可校驗二進制信息在傳送過程中1的個數(shù)為奇數(shù)還是偶數(shù)，從而發(fā)現(xiàn)可能出現(xiàn)的錯誤。:第二章（選擇、判斷共20題）一、選擇題1.以下表達式中符合邏輯運算法則的是?！=C2+1=10<1+1=12.邏輯變量的取值１和０可以表示：。A.開關(guān)的閉合、斷開B.電位的高、低C.真與假D.電流的有、無3.當邏輯函數(shù)有n個變量時，共有個變量取值組合—A.n4.邏輯函數(shù)的表示方法中具有唯一性的是A.真值表B.表達式C.邏輯圖D.卡諾圖=A+BD+CDE+D=B.2nC.n2D.2n。。A.B.C.D.6.邏輯函數(shù)F==。C.D.7．求一個邏輯函數(shù)F的對偶式，可將F中的\。A.“·”換成“+”，“+”換成“·”B.原變量換成反變量，反變量換成原變量C.變量不變D.常數(shù)中“0”換成“1”，“1”換成“0”E.常數(shù)不變8．A+BC=。A.A+B+CC.（A+B）（A+C）+C9．在何種輸入情況下，“與非”運算的結(jié)果是邏輯0。`A．全部輸入是0B.任一輸入是0C.僅一輸入是0D.全部輸入是110．在何種輸入情況下，“或非”運算的結(jié)果是邏輯0。A．全部輸入是0B.全部輸入是1C.任一輸入為0，其他輸入為1D.任一輸入為1二、判斷題（正確打√，錯誤的打×）1．邏輯變量的取值，１比０大。（）。2．異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（）。3．若兩個函數(shù)具有相同的真值表，則兩個邏輯函數(shù)必然相等。（）。(4．因為邏輯表達式A+B+AB=A+B成立，所以AB=0成立。（）5．若兩個函數(shù)具有不同的真值表，則兩個邏輯函數(shù)必然不相等。（）6．若兩個函數(shù)具有不同的邏輯函數(shù)式，則兩個邏輯函數(shù)必然不相等。（）7．邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對偶式再作對偶變換也還原為它本身。（）8．邏輯函數(shù)Y=A+B+C+B已是最簡與或表達式。（）9．因為邏輯表達式A+B+AB=A+B+AB成立，所以A+B=A+B成立。（）10．對邏輯函數(shù)Y=A+B+C+B利用代入規(guī)則，令A(yù)=BC代入，得Y=BC+B+C+B=C+B成立。（）?三、填空題1.邏輯代數(shù)又稱為代數(shù)。最基本的邏輯關(guān)系有、、三種。常用的幾種導(dǎo)出的邏輯運算為、、、、。2.邏輯函數(shù)的常用表示方法有、、。3.邏輯代數(shù)中與普通代數(shù)相似的定律有、、。摩根定律又稱為。。4.邏輯代數(shù)的三個重要規(guī)則是、、5．邏輯函數(shù)F=+B+D的反函數(shù)=。6．邏輯函數(shù)F=A（B+C）·1的對偶函數(shù)是。7．添加項公式AB+C+BC=AB+C的對偶式為。]8．邏輯函數(shù)F=+A+B+C+D=。9．邏輯函數(shù)F==。10．已知函數(shù)的對偶式為四、思考題+，則它的原函數(shù)為。1.邏輯代數(shù)與普通代數(shù)有何異同2.邏輯函數(shù)的三種表示方法如何相互轉(zhuǎn)換3.為什么說邏輯等式都可以用真值表證明%4.對偶規(guī)則有什么用處第二章答案一、選擇題1．D2．ABCD3．D4．AD5．…6．AC7．A8．ACD9．C10．D11．BCD二、判斷題&1.×2.√3.√4.×5.√6.×7.√8.×9．×10．×三、填空題1．布爾與或非與非或非與或非同或異或2．邏輯表達式真值表邏輯圖3．交換律分配律結(jié)合律反演定律4．代入規(guī)則對偶規(guī)則反演規(guī)則…5．A（C+）6．A+BC+07．（A+B）（+C）（B+C）=（A+B）（+C）8．19．010．四、思考題·1．都有輸入、輸出變量，都有運算符號，且有形式上相似的某些定理，但邏輯代數(shù)的取值只能有0和1兩種，而普通代數(shù)不限，且運算符號所代表的意義不同。2．通常從真值表容易寫出標準最小項表達式，從邏輯圖易于逐級推導(dǎo)得邏輯表達式，從與或表達式或最小項表達式易于列出真值表。3．因為真值表具有唯一性。4．可使公式的推導(dǎo)和記憶減少一半，有時可利于將或與表達式化簡。第三章（選擇、判斷共20題）六、選擇題"1.三態(tài)門輸出高阻狀態(tài)時，是正確的說法。A.用電壓表測量指針不動B.相當于懸空C.電壓不高不低D.測量電阻指針不動2.以下電路中可以實現(xiàn)“線與”功能的有A.與非門B.三態(tài)輸出門C.集電極開路門D.漏極開路門3．以下電路中常用于總線應(yīng)用的有門門C.漏極開路門與非門4．邏輯表達式Y(jié)=AB可以用實現(xiàn)。。。A.正或門B.正非門C.正與門D.負或門：5．TTL電路在正邏輯系統(tǒng)中，以下各種輸入中相當于輸入邏輯“1”。A.懸空B.通過電阻Ω接電源C.通過電阻Ω接地D.通過電阻510Ω接地6．對于TTL與非門閑置輸入端的處理，可以。A.接電源B.通過電阻3kΩ接電源C.接地D.與有用輸入端并聯(lián)7．要使TTL與非門工作在轉(zhuǎn)折區(qū)，可使輸入端對地外接電阻RI。A.＞RONB.＜ROFF＜RI＜ROND.＞ROFF8．三極管作為開關(guān)使用時，要提高開關(guān)速度，可。|A.降低飽和深度B.增加飽和深度C.采用有源泄放回路D.采用抗飽和三極管9．CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點是。A.微功耗B.高速度C.高抗干擾能力D.電源范圍寬10．與CT4000系列相對應(yīng)的國際通用標準型號為。肖特基系列B.CT74LS低功耗肖特基系列低功耗系列D.CT74H高速系列七、"八、判斷題（正確打√，錯誤的打×）1．TTL與非門的多余輸入端可以接固定高電平。（）2．當TTL與非門的輸入端懸空時相當于輸入為邏輯1。（）3．普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會損壞器件。（）4．兩輸入端四與非門器件74LS00與7400的邏輯功能完全相同。（）5．CMOS或非門與TTL或非門的邏輯功能完全相同。（）6．三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（）7．TTL集電極開路門輸出為１時由外接電源和電阻提供輸出電流。（）|8．一般TTL門電路的輸出端可以直接相連，實現(xiàn)線與。（）9．CMOSOD門（漏極開路門）的輸出端可以直接相連，實現(xiàn)線與。（）10．TTLOC門（集電極開路門）的輸出端可以直接相連，實現(xiàn)線與。（）九、填空題1.集電極開路門的英文縮寫為門，工作時必須外加和。2．OC門稱為門，多個OC門輸出端并聯(lián)到一起可實現(xiàn)功能。3．TTL與非門電壓傳輸特性曲線分為區(qū)、區(qū)、區(qū)、區(qū)?！?．國產(chǎn)TTL電路相當于國際SN54/74LS系列，其中LS表示。第三章答案一、選擇題1．ABD2．CD3．A4．CD5．`6．ABC7．ABD8．C9．ACD10．ACD11．B二、判斷題#１.√２.√３.√４.√５.√６.×7.√8.×9.√10.√三、填空題１．OC電源負載２．集電極開路門線與３．飽和區(qū)轉(zhuǎn)折區(qū)線性區(qū)截止區(qū)４．CT4000低功耗肖特基]第四章（選擇、判斷共25題）一十、選擇題個觸發(fā)器可以構(gòu)成能寄存位二進制數(shù)碼的寄存器。+12．在下列觸發(fā)器中，有約束條件的是。;A.主從JKF/FB.主從DF/FC.同步RSF/FD.邊沿DF/F3．一個觸發(fā)器可記錄一位二進制代碼，它有個穩(wěn)態(tài)。4．存儲8位二進制信息要個觸發(fā)器。5．對于T觸發(fā)器，若原態(tài)Qn=0，欲使新態(tài)Qn+1=1，應(yīng)使輸入T=。D.6．對于T觸發(fā)器，若原態(tài)Qn=1，欲使新態(tài)Qn+1=1，應(yīng)使輸入T=。!D.7．對于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D=。D.8．對于JK觸發(fā)器，若J=K，則可完成觸發(fā)器的邏輯功能。ˊ9．欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端。=K=0=Q,K==,K=Q=Q,K=0=0,K=10．欲使JK觸發(fā)器按Qn+1n工作，可使JK觸發(fā)器的輸入端。=？=K=1=Q,K==,K=Q=Q,K=1=1,K=Q11．欲使JK觸發(fā)器按Qn+1=0工作，可使JK觸發(fā)器的輸入端。=K=1=Q,K=Q=Q,K=1=0,K=1=K=112．欲使JK觸發(fā)器按Qn+1=1工作，可使JK觸發(fā)器的輸入端。=K=1=1,K=0=K==K=0=,K=0n工作，應(yīng)使輸入D=。13．欲使D觸發(fā)器按Qn+1=D.14．下列觸發(fā)器中，克服了空翻現(xiàn)象的有。!A.邊沿D觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.主從JK觸發(fā)器15．下列觸發(fā)器中，沒有約束條件的是。A.基本RS觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.邊沿D觸發(fā)器16．描述觸發(fā)器的邏輯功能的方法有。A.狀態(tài)轉(zhuǎn)換真值表B.特性方程C.狀態(tài)轉(zhuǎn)換圖D.狀態(tài)轉(zhuǎn)換卡諾圖17．為實現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使。=D,K=B.K=D,J==K=D=K=18.邊沿式D觸發(fā)器是一種穩(wěn)態(tài)電路。@A.無B.單C.雙D.多一十一、判斷題（正確打√，錯誤的打×）1．D觸發(fā)器的特性方程為Qn+1=D，與Qn無關(guān)，所以它沒有記憶功能。（）2．RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（）3．同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。（）4．主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸發(fā)器的邏輯功能完全相同。（）5．若要實現(xiàn)一個可暫停的一位二進制計數(shù)器，控制信號A=0計數(shù)，A=1保持，可選用T觸發(fā)器，且令T=A。（）6．！7．由兩個TTL或非門構(gòu)成的基本RS觸發(fā)器，當R=S=0時，觸發(fā)器的狀態(tài)為不定。8．對邊沿JK觸發(fā)器，在CP為高電平期間，當J=K=1時，狀態(tài)會翻轉(zhuǎn)一次。（）一十二、填空題1．觸發(fā)器有個穩(wěn)態(tài)，存儲8位二進制信息要個觸發(fā)器。2．一個基本RS觸發(fā)器在正常工作時，它的約束條件是+=1，則它不允許輸入=且=的信號。3．觸發(fā)器有兩個互補的輸出端Q、，定義觸發(fā)器的1狀態(tài)為，0狀態(tài)為，可見觸發(fā)器的狀態(tài)指的是端的狀態(tài)。4．一個基本RS觸發(fā)器在正常工作時，不允許輸入R=S=1的信號，因此它的約束條件是。-5．在一個CP脈沖作用下，引起觸發(fā)器兩次或多次翻轉(zhuǎn)的現(xiàn)象稱為觸發(fā)器的，觸發(fā)方式為式或式的觸發(fā)器不會出現(xiàn)這種現(xiàn)象。第四章答案一、選擇題1．B2．C3．C4．D5．。6．BD7．AD8．C9．C10．ABDE11．ACDE12．BCD13．BCE14．/15．D16．ABD17．D18．ABCD19．A20．C二、判斷題~1.×2.√3.√4.√5.×6.×7.×三、填空題1．282．003．Q=1、=0Q=0、=1Q4．RS=0^5．空翻主從式邊沿式第五章（選擇、判斷共15題）一十三、選擇題1．脈沖整形電路有。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器定時器2．多諧振蕩器可產(chǎn)生。、A.正弦波B.矩形脈沖C.三角波D.鋸齒波3．石英晶體多諧振蕩器的突出優(yōu)點是A.速度高B.電路簡單C.振蕩頻率穩(wěn)定D.輸出波形邊沿陡峭4．TTL單定時器型號的最后幾位數(shù)字為。。5．555定時器可以組成。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器觸發(fā)器6．用555定時器組成施密特觸發(fā)器，當輸入控制端CO外接10V電壓時，回差電壓為。￥7．以下各電路中，可以產(chǎn)生脈沖定時。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.石英晶體多諧振蕩器一十四、判斷題（正確打√，錯誤的打×）1．施密特觸發(fā)器可用于將三角波變換成正弦波。（）2．施密特觸發(fā)器有兩個穩(wěn)態(tài)。（）3．多諧振蕩器的輸出信號的周期與阻容元件的參數(shù)成正比。（）4．、5．石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正比。（）6．單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時間與輸入觸發(fā)脈沖寬度成正比。（）7．單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時間用tW表示，與電路中RC成正比。（）8．采用不可重觸發(fā)單穩(wěn)態(tài)觸發(fā)器時，若在觸發(fā)器進入暫穩(wěn)態(tài)期間再次受到觸發(fā)，輸出脈寬可在此前暫穩(wěn)態(tài)時間的基礎(chǔ)上再展寬tW。（）9．施密特觸發(fā)器的正向閾值電壓一定大于負向閾值電壓。（）一十五、填空題1．555定時器的最后數(shù)碼為555的是產(chǎn)品，為7555的是產(chǎn)品。@2．施密特觸發(fā)器具有現(xiàn)象，又稱特性；單穩(wěn)觸發(fā)器最重要的參數(shù)為。3．常見的脈沖產(chǎn)生電路有，常見的脈沖整形電路有、。4．為了實現(xiàn)高的頻率穩(wěn)定度，常采用振蕩器；單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時進入態(tài)。五章答案一、選擇題1．BC《2．B3．C4．A5．ABC6．B7．B二、判斷題《1．×2.√3.√4.×5.×6.√7.×8.√三、填空題1．TTLCMOS2．回差電壓滯后脈寬3．多諧振蕩器單穩(wěn)態(tài)觸發(fā)器施密特觸發(fā)器4．石英晶體暫穩(wěn)態(tài)·第六章（選擇、判斷共25題）一十六、選擇題1．下列表達式中不存在競爭冒險的有。=+AB=AB+C=AB+AB=(A+)A2．若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數(shù)為位。3.一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有個。。4.下列各函數(shù)等式中無冒險現(xiàn)象的函數(shù)式有。A.B.C.D.E.5．函數(shù)，當變量的取值為時，將出現(xiàn)冒險現(xiàn)象。=C=1=C=0=1，C=0=0，B=06．四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入Xi和地址碼Ai之間的邏輯表達式為Y=。A.B.C.D.7.一個8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有個。?8．在下列邏輯電路中，不是組合邏輯電路的有。A.譯碼器B.編碼器C.全加器D.寄存器9．八路數(shù)據(jù)分配器，其地址輸入端有個。10．組合邏輯電路消除競爭冒險的方法有。A.修改邏輯設(shè)計B.在輸出端接入濾波電容D.屏蔽輸入信號的尖峰干擾C.后級加緩沖電路|11．101鍵盤的編碼器輸出位二進制代碼。12．用三線-八線譯碼器74LS138實現(xiàn)原碼輸出的8路數(shù)據(jù)分配器，應(yīng)。A.C.=1，=1，=D，=0，=0B.=1，=D，=0，=D=0=DD.=D，13．以下電路中，加以適當輔助門電路，適于實現(xiàn)單輸出組合邏輯電路。A.二進制譯碼器B.數(shù)據(jù)選擇器C.數(shù)值比較器D.七段顯示譯碼器14．用四選一數(shù)據(jù)選擇器實現(xiàn)函數(shù)Y=，應(yīng)使。【=D2=0，D1=D3=1=D1=0，D2=D3=1=D2=1，D1=D3=0=D1=1，D2=D3=015．用三線-八線譯碼器74LS138和輔助門電路實現(xiàn)邏輯函數(shù)Y=，應(yīng)。A.用與非門，Y=C.用或門，Y=B.用與門，Y=D.用或門，Y=一十七、判斷題（正確打√，錯誤的打×）1.優(yōu)先編碼器的編碼信號是相互排斥的，不允許多個編碼信號同時有效。（）2.—3.編碼與譯碼是互逆的過程。（）4.二進制譯碼器相當于是一個最小項發(fā)生器，便于實現(xiàn)組合邏輯電路。（）5.液晶顯示器的優(yōu)點是功耗極小、工作電壓低。（）6.液晶顯示器可以在完全黑暗的工作環(huán)境中使用。（）7.半導(dǎo)體數(shù)碼顯示器的工作電流大，約10mA左右，因此，需要考慮電流驅(qū)動能力問題。（）8.共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動。（）9.數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。（）10.用數(shù)據(jù)選擇器可實現(xiàn)時序邏輯電路。（）11.~12.組合邏輯電路中產(chǎn)生競爭冒險的主要原因是輸入信號受到尖峰干擾。（）一十八、填空題1．半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共接法和共接法。2．對于共陽接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用電平驅(qū)動的七段顯示譯碼器。3．消除竟爭冒險的方法有、、等。第六章答案￥一、選擇題1．CD2．B3．C4．D5．ACD6．A7．E|8．D9．C10．AB11．C12．ABC13．AB14．A15．AB~二、判斷題1．×2.√3.√4.√5.×6.√7.√8.√9．×10．×三、填空題1．陰陽2．低電平3．、4．修改邏輯設(shè)計接入濾波電容加選通脈沖第七章（選擇、判斷共30題）一十九、選擇題1．同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點是。A.工作速度高B.觸發(fā)器利用率高C.電路簡單D.不受時鐘CP控制。2．把一個五進制計數(shù)器與一個四進制計數(shù)器串聯(lián)可得到進制計數(shù)器。|3．下列邏輯電路中為時序邏輯電路的是。A.變量譯碼器B.加法器C.數(shù)碼寄存器D.數(shù)據(jù)選擇器4.N個觸發(fā)器可以構(gòu)成最大計數(shù)長度（進制數(shù)）為的計數(shù)器。5.N個觸發(fā)器可以構(gòu)成能寄存位二進制數(shù)碼的寄存器。+16．五個D觸發(fā)器構(gòu)成環(huán)形計數(shù)器，其計數(shù)長度為。*7．同步時序電路和異步時序電路比較，其差異在于后者。A.沒有觸發(fā)器B.沒有統(tǒng)一的時鐘脈沖控制D.輸出只與內(nèi)部狀態(tài)有關(guān)C.沒有穩(wěn)定狀態(tài)8．一位8421BCD碼計數(shù)器至少需要個觸發(fā)器。9.欲設(shè)計0，1，2，3，4，5，6，7這幾個數(shù)的計數(shù)器，如果設(shè)計合理，采用同步二進制計數(shù)器，最少應(yīng)使用級觸發(fā)器。10．8位移位寄存器，串行輸入時經(jīng)個脈沖后，8位數(shù)碼全部移入寄存器中?！?1．用二進制異步計數(shù)器從0做加法，計到十進制數(shù)178，則最少需要個觸發(fā)器。12．某電視機水平-垂直掃描發(fā)生器需要一個分頻器將31500HZ的脈沖轉(zhuǎn)換為60HZ的脈沖，欲構(gòu)成此分頻器至少需要個觸發(fā)器。13．某移位寄存器的時鐘脈沖頻率為100KHZ，欲將存放在該寄存器中的數(shù)左移8位，完成該操作需要時間。μSμSμS14.若用JK觸發(fā)器來實現(xiàn)特性方程為，則JK端的方程為。）=AB，K==AB，K==，K=AB=，K=AB15．要產(chǎn)生10個順序脈沖，若用四位雙向移位寄存器CT74LS194來實現(xiàn)，需要16．若要設(shè)計一個脈沖序列為10的序列脈沖發(fā)生器，應(yīng)選用個觸發(fā)器。片。二十、判斷題（正確打√，錯誤的打×）1．同步時序電路由組合電路和存儲器兩部分組成。（），2．組合電路不含有記憶功能的器件。（）3．時序電路不含有記憶功能的器件。（）4．同步時序電路具有統(tǒng)一的時鐘CP控制。（）5．異步時序電路的各級觸發(fā)器類型不同。（）6．環(huán)形計數(shù)器在每個時鐘脈沖CP作用時，僅有一位觸發(fā)器發(fā)生狀態(tài)更新。（）7．環(huán)形計數(shù)器如果不作自啟動修改，則總有孤立狀態(tài)存在。（）8．計數(shù)器的模是指構(gòu)成計數(shù)器的觸發(fā)器的個數(shù)。（）9．計數(shù)器的模是指對輸入的計數(shù)脈沖的個數(shù)。（）！10．D觸發(fā)器的特征方程Qn+1=D，而與Qn無關(guān)，所以，D觸發(fā)器不是時序電路。（）11．在同步時序電路的設(shè)計中，若最簡狀態(tài)表中的狀態(tài)數(shù)為2N，而又是用N級觸發(fā)器來實現(xiàn)其電路，則不需檢查電路的自啟動性。（）12．把一個5進制計數(shù)器與一個10進制計數(shù)器串聯(lián)可得到15進制計數(shù)器。（）13．同步二進制計數(shù)器的電路比異步二進制計數(shù)器復(fù)雜，所以實際應(yīng)用中較少使用同步二進制計數(shù)器。（）14．利用反饋歸零法獲得N進制計數(shù)器時，若為異步置零方式，則狀態(tài)SN只是短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（）二十一、填空題1．寄存器按照功能不同可分為兩類：寄存器和寄存器。~2．數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾骸?。3．由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生個順序脈沖。4．時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為時序電路和時序電路。四、選擇題1．A2．D3．C4．；5．D6．B7．A8．B9．B10．B11．D12．D13．!14．A15．B16．AB17．A18．C五、判斷題1.√2.√3.√4.√5.×;6.×7.√8.×9.×10.×11.√12.×13.×14.√六、填空題1．移位數(shù)碼2．組合邏輯電路時序邏輯電路3．44．同步異步$第八章（選擇、判斷共20題）二十二、選擇題1．一個無符號8位數(shù)字量輸入的DAC，其分辨率為位。2．一個無符號10位數(shù)字輸入的DAC，其輸出電平的級數(shù)為。?3．一個無符號4位權(quán)電阻DAC，最低位處的電阻為40KΩ，則最高位處電阻為。ΩΩΩΩ4．4位倒T型電阻網(wǎng)絡(luò)DAC的電阻網(wǎng)絡(luò)的電阻取值有種。5．為使采樣輸出信號不失真地代表輸入模擬信號，采樣頻率和輸入模擬信號的最高頻率的關(guān)系是。A.≥B.≤C.≥2D.≤26．將一個時間上連續(xù)變化的模擬量轉(zhuǎn)換為時間上斷續(xù)（離散）的模擬量的過程稱為。A.采樣B.量化C.保持D.編碼?7．用二進制碼表示指定離散電平的過程稱為。A.采樣B.量化C.保持D.編碼8．將幅值上、時間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過程稱為。A.采樣B.量化C.保持D.編碼9．若某ADC取量化單位△=，并規(guī)定對于輸入電壓，在0≤＜時，認為輸入的模擬電壓≤＜時，輸出的二進制數(shù)為。為0V，輸出的二進制數(shù)為000，則10．以下四種轉(zhuǎn)換器，是A/D轉(zhuǎn)換器且轉(zhuǎn)換速度最高。A.并聯(lián)比較型B.逐次逼近型C.雙積分型D.施密特觸發(fā)器`二十三、判斷題（正確打√，錯誤的打×）1．權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的電路簡單且便于集成工藝制造，因此被廣泛使用。（）2．D/A轉(zhuǎn)換器的最大輸出電壓的絕對值可達到基準電壓VREF。（）3．D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小。（）4．D/A轉(zhuǎn)換器的位數(shù)越多，轉(zhuǎn)換精度越高。（）5．A/D轉(zhuǎn)換器的二進制數(shù)的位數(shù)越多，量化單位△越小。（）6．A/D轉(zhuǎn)換過程中，必然會出現(xiàn)量化誤差。（）7．;8．A/D轉(zhuǎn)換器的二進制數(shù)的位數(shù)越多，量化級分得越多，量化誤差就可以減小到0。（）9．一個N位逐次逼近型A/D轉(zhuǎn)換器完成一次轉(zhuǎn)換要進行N次比較，需要N+2個時鐘脈沖。（）10．雙積分型A/D轉(zhuǎn)換器的轉(zhuǎn)換精度高、抗干擾能力強，因此常用于數(shù)字式儀表中。（）11．采樣定理的規(guī)定，是為了能不失真地恢復(fù)原模擬信號，而又不使電路過于復(fù)雜。（）二十四、填空題1．將模擬信號轉(zhuǎn)換為數(shù)字信號，需要經(jīng)過、、、四個過程。第八章答案{七、選擇題1．D2．CD3．B4．B5．C6．A7．【8．D9．B10．B11．A八、判斷題1.×2.×3.√4.√5.√6.√7.×8.√9.√10.√`九、填空題1．采樣保持量化編碼第九章（選擇、判斷共25題）二十五、選擇題1．一個容量為1K×8的存儲器有*個存儲單元。2．要構(gòu)成容量為4K×8的RAM，需要3．尋址容量為16K×8的RAM需要片容量為256×4的RAM。根地址線。4．若RAM的地址碼有8位，行、列地址譯碼器的輸入端都為4個，則它們的輸出線（即字線加位線）共有條。5．某存儲器具有8根地址線和8根雙向數(shù)據(jù)線，則該存儲器的容量為。（×3×8×8D.256×2566.采用對稱雙地址結(jié)構(gòu)尋址的1024×1的存儲矩陣有行10列行5列行32列行1024列。7．隨機存取存儲器具有A.讀/寫B(tài).無讀/寫C.只讀功能。D.只寫8．欲將容量為128×1的RAM擴展為1024×8，則需要控制各片選端的輔助譯碼器的輸出端數(shù)為。9．欲將容量為256×1的RAM擴展為1024×8，則需要控制各片選端的輔助譯碼器的輸入端數(shù)為。[10．只讀存儲器ROM在運行時具有功能。A.讀/無寫B(tài).無讀/寫C.讀/寫D.無讀/無寫11．只讀存儲器ROM中的內(nèi)容，當電源斷掉后又接通，存儲器中的內(nèi)容。A.全部改變B.全部為0C.不可預(yù)料D.保持不變12．隨機存取存儲器RAM中的內(nèi)容，當電源斷掉后又接通，存儲器中的內(nèi)容。A.全部改變B.全部為1C.不確定D.保持不變13．一個容量為512×1的靜態(tài)RAM具有。？A.地址線9根，數(shù)據(jù)線1根B.地址線1根，數(shù)據(jù)線9根C.地址線512根，數(shù)據(jù)線9根D.地址線9根，數(shù)據(jù)線512根14．用若干RAM實現(xiàn)位擴展時，其方法是將A.地址線B.數(shù)據(jù)線C.片選信號線D.讀/寫線相應(yīng)地并聯(lián)在一起。15．PROM的與陳列（地址譯碼器）是。A.全譯碼可編程陣列B.全譯碼不可編程陣列C.非全譯碼可編程陣列D.非全譯碼不可編程陣列二十六、~二十七、判斷題（正確打√，錯誤的打×）1．實際中，常以字數(shù)和位數(shù)的乘積表示存儲容量。（）2．RAM由若干位存儲單元組成，每個存儲單元可存放一位二進制信息。（）3．動態(tài)隨機存取存儲器需要不斷地刷新，以防止電容上存儲的信息丟失。（）4．用2片容量為16K×8的RAM構(gòu)成容量為32K×8的R