大三下-微機(jī)米么瑞chapter

20142014第十章 20142014 系統(tǒng)的10.3A/D接口電路 1AD/DA概

2014D/A轉(zhuǎn)換器（DigitaltoogConverter）是一種能把數(shù)字量轉(zhuǎn)換成模擬量的電子器件；A/D轉(zhuǎn)換器（ogtoDigitalConverter）則相反，它能要用到A/D和D/A轉(zhuǎn)換器。它們的功能及在實(shí)時控制20142014

2014要的處理后轉(zhuǎn)換成數(shù)字信號，以供、傳輸、處口，稱之為系統(tǒng)。2014系統(tǒng)框 2014 生產(chǎn)過程微機(jī)控制系統(tǒng)結(jié)2014I/O模擬I/OI/O接I/OI/O接顯示顯示I/O接I/O接

檢測/控信號信號調(diào)輸入輸入傳感 V/IV/I電平執(zhí)行機(jī)構(gòu)電平傳感 功放執(zhí)行機(jī)功放頻率頻率、其信號變I/O接信號變I/O接33模擬I/O2014輸入通道:(高精度測量,1%,可分時調(diào)調(diào)理放傳感

,同步采樣數(shù)字Multiplexer：多路轉(zhuǎn)換器（開關(guān)，（模擬）多路(電子)開關(guān)數(shù)字N,N-1）：N路入一路輸出：巡回掃描/分時轉(zhuǎn)Sample/Holder：捕捉后保持信號（電容Voltagereference電壓基準(zhǔn)放驅(qū)執(zhí)機(jī)MUX,輸出通道放驅(qū)執(zhí)機(jī)MUX,1414信號調(diào)理器（SIGHNLCONDITIONING（1）A/D變換器所需的電平極性匹配，充分利用A/D精度。從傳感器得到的輸出信號小至毫伏級、微伏級，必須放大到足夠的電平，才能精確測量。有的信號是雙極性，需要進(jìn)行極性轉(zhuǎn)換變成單極性。信號調(diào)理器還應(yīng)起阻抗變換作用，后面的負(fù)載對傳感器的影響。極性、幅度20142014（2）抑制干擾，提高信噪比，特別是傳感器通過（3）濾波：防止混疊現(xiàn)象，即對信號預(yù)先進(jìn)行防20142014采樣保持在A/D進(jìn)行轉(zhuǎn)換時間內(nèi)，保持輸入信號不變的電路稱保持電路。A/D轉(zhuǎn)換定性的影響

采樣保持電路對系統(tǒng)的精 即采樣和保持模式由數(shù)字控制輸入端來選擇。在采樣模式中輸出隨輸入變化，通常增益為；在保持模式中，采樣保持電路的輸出將保持命令樣命令為止。20142014采樣保持電路(S/H)/DC的模擬量發(fā)生變DC20142014采樣狀態(tài)：控制開關(guān)K閉合，輸出跟隨輸入變保持狀態(tài)：控制開關(guān)K斷開，由保持電容Ch維持該電路的輸出不運(yùn)算放大器A2：典型的跟隨器接法輸入阻抗：高阻。保持狀態(tài)（K分）下Ch放電小，保持電壓不輸出阻抗：小。采樣保持電路的負(fù)載能力大運(yùn)算放大器A1：K閉合時為跟隨器。（不關(guān)心K斷開的情況）輸入阻抗：高阻。對輸入信號的負(fù)載能力要求輸出阻抗：小。采樣狀態(tài)時，Ch上的電壓快速跟隨輸入變控制開關(guān)K：由接口典型的S/H電 通用：LF398、AD583K、高速：THS-0025、THS-0060、THC-0300、THC-150020142014加入S/H后，整個模/數(shù)轉(zhuǎn)換過程CPU經(jīng)接口電路使K閉合（啟動采樣）CPU經(jīng)接口電路使K斷開（保持）。CPU向ADC發(fā)出啟動轉(zhuǎn)換信號（轉(zhuǎn)換或稱量化）。查詢A/D轉(zhuǎn)換完成否，或使用中斷方轉(zhuǎn)換后的數(shù)在實(shí)際硬件設(shè)計(jì)中，一般第②、③步設(shè)計(jì)為用一條指令完成20144多通 系統(tǒng)的組2014 道 統(tǒng)及需各通同時 數(shù)據(jù)的系統(tǒng)，通常是讓每個道各具有樣保器與變換。20142014多通道共用采樣保持與A/D20142014 介于上述兩種結(jié)構(gòu)形式之間是下圖的形式。每一個通道都自備一只保持器，啟動采樣后，各通道并行地進(jìn)行采樣，然后由多路開關(guān)輪流選通進(jìn)行/D變換。這種方式可不必考慮采樣保持器的捕捉時間。2014201410.2D/AD/A轉(zhuǎn)換器有并行和串行兩種，在工業(yè)控制中，主要使用并行D/A轉(zhuǎn)換器。D/A轉(zhuǎn)換器的原理可以歸納為“按權(quán)展開，然后相加”。因此，D/A轉(zhuǎn)換器內(nèi)部必須要有一個網(wǎng)絡(luò)，以實(shí)現(xiàn)按權(quán)值分別進(jìn)行D/A轉(zhuǎn) 20142014為了說明T型電阻網(wǎng)絡(luò)的工作原理，現(xiàn)以四位D/轉(zhuǎn)換器為例圖T型電阻網(wǎng)絡(luò)型D/A數(shù)模轉(zhuǎn)換器DAC

2014R-2R梯形電阻網(wǎng)等效電阻

in-1=iin-1=in*2-in=V

Dn-2…..

V0=-

D=∑（2n-1

2n-2

n-2…..+

=-

Iout1+Iout2=

=-

2014201420142014數(shù)模轉(zhuǎn)換器的主要技術(shù)指標(biāo)1.分辨率：D/A轉(zhuǎn)換器能夠轉(zhuǎn)換的二進(jìn)制的3.轉(zhuǎn)換精度：D/A轉(zhuǎn)換器實(shí)際輸出電壓與理論值之間的誤1/2（LSB）（LSB為最低有效位20142014數(shù)模轉(zhuǎn)換器（一）數(shù)模轉(zhuǎn)換器的結(jié)結(jié)構(gòu)：數(shù)碼寄存器，電子開關(guān)，電阻網(wǎng)絡(luò)和求（二 的類內(nèi)部不帶鎖存器（需要外加201420142014201420142014內(nèi)部帶鎖存器（可直接與數(shù)據(jù)線連接（三）典型 ——8位數(shù)模轉(zhuǎn)換器1，DAC0832的內(nèi)部DAC0832功能結(jié)構(gòu)

2014CPU數(shù) 基準(zhǔn)電壓輸出CPU控

20142014（1）8位輸入寄存器——第一級數(shù)據(jù)鎖（2）8位DAC寄存器——第二級數(shù)據(jù)鎖存（3）8位D/A轉(zhuǎn)換器——完成數(shù)模轉(zhuǎn)CS——片選信號，用 尋址ILE——允許鎖存信WR1——寫信號1；當(dāng)LE1（內(nèi)部輸入鎖存信號1）有效時，將數(shù)據(jù)鎖存輸入鎖存器WR2——寫信號XFER——通道控制信號，當(dāng)LE2（內(nèi)部輸入鎖存信號2）有效時，8DAC寄存器可作為數(shù)據(jù)通20142014DI7～DI0——8位數(shù)據(jù)輸IOUT1——模擬電流輸出1，當(dāng)DI7～DI0為FFH時，IOUT1最大，當(dāng)DI7～DI0為0時，IOUT1=0（最?。?DGND——數(shù)字地DD×R2014單電源單電源：+5V~+15V，Vref:-10V~+10V,低功耗：20mW；分辨率：8位，線性誤差0.2%(FS);NL誤差0.4%(FS)建立時間1μs;溫度系數(shù)20142014主要技術(shù)指標(biāo)分辨率：8 轉(zhuǎn)換時間線性誤差02%(FSfullscalerange)功耗2，使用說二級數(shù)據(jù)鎖存 數(shù)據(jù)鎖存，而DAC寄存器作為數(shù)據(jù)通道（LE2總有效）。2014201420142014MOVOUT20142014 20142014有有效數(shù)模出更輸入寄存器更DACDAC083220142014（3）的/1E20142014（2）AGND與模擬地，接于模擬系統(tǒng)的地線，如運(yùn)放等；器等。模擬電運(yùn)模擬地與數(shù)字地的20141，基本電路（0832采用單緩沖器方式譯碼

＋201420142，轉(zhuǎn)換例1，將內(nèi)存緩沖區(qū)BUFFER中1000個字節(jié)數(shù)據(jù)送SUB1： BX，OFFSET LOOP1：MOV CALLDELAY1ms LOOPLOOP1；20142014DELAY1ms:MOVCX,0EFFH; LOOPLOP;延遲時間=循環(huán)次數(shù)×指令20142014例2，鋸齒波發(fā)生

CALL DLY1ms：MOVCX，DATA1；軟件延遲程序LOOP1：NOP； 20142014例3，三角波發(fā)生器（練習(xí)20142014（五）典型DAC(二)12位高8鎖

轉(zhuǎn)低4高有20142014DAC1210是12位數(shù)模轉(zhuǎn)換片，電流建立時間為（+5V～+15V）工作，參考電壓最大±25V20mW低功 1414D/A下圖給出DAC1210與IBMPC標(biāo)準(zhǔn)總線接口圖。DAC占用 存器的低12位為待轉(zhuǎn)換的數(shù)字量，完成一次轉(zhuǎn)換輸出的程序；AX右旋4；先后寫入高8位和低4；啟動D/A轉(zhuǎn)換，AL為任014DAC1210與IBMPC接2014201410.3A/D逐次近式A/D轉(zhuǎn)換器的工作原逐次近式A/D轉(zhuǎn)換器是一種采用對分搜索原理來實(shí)現(xiàn)A/D轉(zhuǎn)

20142014DAC+比較近寄存器20142014數(shù)字量由“逐次近寄存器SAR”產(chǎn)生。SAR使用 B(y為已確定位)試探模擬量Vx的大小。在bit6確定后，SAR以yy100000B(y為已確定位)試探模擬量的大小。重復(fù)這一過程，直道確定bit0。20142014（一）ADC的結(jié)構(gòu)和主要結(jié)構(gòu)：取樣保持，量化，編碼——②轉(zhuǎn)換率（轉(zhuǎn)換速度）——一次轉(zhuǎn)換所需時間③分辨率——分辨最小量化信號的能力，一般用1/2N表示N為數(shù)字位數(shù)20142014 1，ADC0809的內(nèi)部

：

8路模地址鎖存

控制邏輯與時序三態(tài)8A/D轉(zhuǎn)換器緩（逐次近型

： VREF（+）VREF（-）20142014（2）8位A/D轉(zhuǎn)換器（逐次近型）——完成所選通3三態(tài)輸出鎖存緩沖——鎖存A/D轉(zhuǎn)換后；4控制邏輯與時序——控制 201420142，引腳IN0～I(xiàn)N7——8通道模擬輸D0～D7——8位數(shù)字信號輸出，可接于數(shù)據(jù)總線ALE——地址鎖存信號 ALEADDCADDBADDA通道選擇0×××無10001001：：：：：1111CLK——時鐘信號，典型最大值20142014VREF——基準(zhǔn)電壓，一般VREF（+）接（-）接地START——轉(zhuǎn)換啟動信EOC——轉(zhuǎn)換結(jié)束信號OE——輸出允許信號，OE=1時，允許輸出；OE=0止輸出，D0～D7為高阻201420143，ADC0809的工作過根據(jù)所選通道編號，輸入，D，D（）使START=1（正脈沖）啟動A/D轉(zhuǎn)換檢測EOC信號是否為“1”，是則表示轉(zhuǎn)換結(jié)束在EOC=1時，使OE=1將A/D轉(zhuǎn)換后的數(shù)據(jù)取2014=1/EOCOEEOCIRQ申請中CH選201420144，ADC0809與系統(tǒng)的連接模擬信號輸入：連 的IN0～I(xiàn)N7腳數(shù)據(jù)線D0～D7輸出：可以直接連到系統(tǒng)總線上驅(qū)動 的因素，也經(jīng)常加接緩沖器LESTRLE上升沿有效，STR狀態(tài)信號EOC端的連查詢：不 EOC端狀態(tài)是否為中斷：將EOC端接到8259的中斷請求端，由低電平平跳變時產(chǎn)生中斷請2014201420142014（三）ADC0809例，設(shè)有路外部模擬信號，現(xiàn)依次對它們進(jìn)行果存入BUFFR內(nèi)存緩沖區(qū)，每個通道轉(zhuǎn)換次后結(jié)束。（1）基本電74S273CPDCPDDDDADDAADDADDD：DWR（IOW（PORT1M/IA（PORT2RD（IORIRQ（8259CLSTARTALEADC0809OEOIN：INQD“1IN20142014（2）程 ；地址 DI，OFFSET

；置通

；選擇1個通

；鎖存地址并產(chǎn)生；為下一通道作；開中20142014中斷程 PUSHCX 20142014 84H～87H20142014÷÷8譯碼器20142014譯碼器8譯碼器8RDD720142014程序段

DI，OFFSET 82H，ALB

；輸出鎖存及啟動；等待轉(zhuǎn)換開20142014 INTESTJZDONEINAL，84H

；等待轉(zhuǎn)換結(jié)2014A/D接口電路設(shè)2014A/D接口電路設(shè)DB0～DB11三態(tài)輸出數(shù)據(jù)線DB0為LSB,DB11為DC數(shù)字公共端,C模擬公共端Vlogic邏輯電源,接

10VIN 模擬輸入端,輸入電壓范圍為V在單極性工作方式時為～.2014201420VIN模擬輸入端,輸入電壓范圍為20V,在單極性工作方式時REF 基準(zhǔn)電壓輸出,AD574A內(nèi)有基準(zhǔn)電壓電路,以供DAC的基準(zhǔn)電壓,基準(zhǔn)電壓可以被調(diào)到REFIN BIP 雙極性偏